VYSOKÉ U ENÍ TECHNICKÉ V BRN Fakulta elektrotechniky a komunika ních technologií Bakalá ský studijní obor ELEKTRONIKA A SD LOVACÍ TECHNIKA
BAKALÁ SKÁ PRÁCE
Brno 2006
Jaroslav PAJSKR
VYSOKÉ U ENÍ TECHNICKÉ V BRN Fakulta elektrotechniky a komunika ních technologií Ústav radioelektroniky
Regulátor efektivní hodnoty nap tí s dálkovým ízením bakalá ská práce
Studijní obor:
Elektronika a sd lovací technika
Jméno studenta:
Jaroslav PAJSKR
Vedoucí Bakalá ské práce:
Ing.Vaclav Pospíšil
1
Úvod...................................................................................................................................... 3 1 Vlastnosti regula ních systém ........................................................................................... 4 1.1 Využitelné spínací prvky k regulaci efektivní hodnoty nap tí ....................................... 4 1.2 Zp soby regulace efektivní hodnoty nap tí................................................................... 5 1.3 Kód RC5 ...................................................................................................................... 9 1.4 Procesory Atmel ady AVR.......................................................................................... 9 2 Návrh obvod a plošného spoje......................................................................................... 10 2.1 Výkonový spína ........................................................................................................ 10 2.2 Budi pro tranzistor MOSFET.................................................................................... 11 2.3 Napájecí zdroj pro budi tranzistoru MOSFET ........................................................... 12 2.4 IR p ijíma TSOP1738 ............................................................................................... 13 2.5 Detektor pr chodu nulou ............................................................................................ 13 2.6 Procesor ATtiny15 ..................................................................................................... 14 2.7 Napájecí zdroj pro ídící jednotku............................................................................... 14 2.8 Schéma regulátoru...................................................................................................... 15 2.9 Návrh desky plošného spoje ....................................................................................... 15 3 Návrh programu ................................................................................................................ 18 3.1 Vlastnosti a ovládání regulátoru ................................................................................. 18 3.2 ešení programu ........................................................................................................ 19 3.3 Zvolený zp sob ešení................................................................................................ 20 4 Výpo et doby sepnutí spína e ........................................................................................... 28 4.1 Odpor žárovky............................................................................................................ 28 4.2 Výpo et výstupního výkonu ....................................................................................... 29 4.3 Výpo et tabulky ......................................................................................................... 30 5 Záv r ................................................................................................................................ 32 Literatura ............................................................................................................................. 33
2
Úvod Regulátor efektivní hodnoty st ídavého nap tí se používá v mnoha aplikacích. Používají se k regulaci výkonu topných t les, k regulaci to ivého momentu elektromotoru, k regulaci intenzity osv tlení a v mnoha dalších p ípadech. Osv tlení se používá velmi asto, proto ešení projektu bude zam eno do oblasti regulace intenzity osv tlení s využitím dálkového ovlada e. Regulátor by se mohl zapojit místo klasického spína e osv tlení a tím by nevyžadovala instalace regulátoru zásah do elektroinstalace. Regulátor by byl napájen p es odpor svítidla. Z t chto požadavk , jako jsou malé rozm ry a napájení regulátoru p es spot ebi , vzniká ur ité omezení. Regulátor bude schopný regulovat pouze odporová svítidla, tedy žárovky. Nej ast jší použití regulátoru by bylo v domácnosti. Zde se m že p edpokládat že bude dostupný dálkový ovlada vysílající IR kód standartu RC5. Regulátor by mohl být ovládán tímto ovlada em. Je nutné, aby regulátor umož oval nau ení vysílaného IR kódu, který ur í uživatel stiskem nevyužívaného tla ítka.
3
1 Vlastnosti regula ních systém 1.1 Využitelné spínací prvky k regulaci efektivní hodnoty nap tí Tyristor Tyristor je prvek se ty vrstvou strukturou PNPN. Schématická zna ka tyristoru je na Obr. 1a. Silové vývody jsou ANODA a KATODA. ídící vývod se nazývá GATE. Tyristor lze nahradit dv ma tranzistory PNP a NPN viz. Obr. 1b.
T2 T1 a)
b)
c)
Obr. 1: a) Schématická zna ka tyristoru, b) Náhradní schéma tyristoru, c) Typický pr b h VA charakteristiky tyristoru
Z náhradního schématu tyristoru je z ejmé, že když je na vývod A p ivedeno kladné nap tí a záporné nap tí na vývod C, pak p ivedené ídící nap tí mezi vývody G a C vyvolá proud ídící elektrodou nutný k sepnutí tyristoru. ídící proud v náhradním schématu sepne tranzistor T1 a ten otev e i T2. Oba tranzistory jsou sepnuté do té doby, než p estane téct proud mezi A a C. Typický pr b h VA charakteristiky je na Obr. 1c. Podrobn jší informace o tyristoru je uvedeno v [1]. Triak
Triak obsahuje p tivrstvou strukturu. Schématická zna ka triaku je na Obr. 2a. Silové vývody jsou ozna eny A1 a A2 a ídící vývod je GATE. Triak má proti tyristoru výhodu v tom, že spíná nap tí p iložené mezi A1 a A2 a to nezávisle na polarit . Díky této vlastnosti m že spínat jak v kladné, tak i v záporné p lvln st ídavého nap tí. Typický pr b h VA charakteristiky je na Obr. 2b. Podrobn jší informace o tomto prvku jsou v [1].
Obr. 2: a) Schématická zna ka triaku, b) Typický pr b h VA charakteristiky triaku
4
Tranzistor MOSFET Tranzistor MOSFET má schématickou zna ku na Obr. 3. Jedná se o pln iditelný prvek a to je jeho velká výhoda proti triaku a tyristoru. Tranzistor umož uje spínat i vypínat nezávisle na procházejícím proudu. Obsahuje vývody G – Gate, D – Drain, S – Source. Tranzistor MOSFET se obvykle zapojuje tak, že mezi G a S se zapojí ídící nap tí a mezi vývody D a S tranzistor spíná. Mezi hlavní parametry pat í velikost maximálního nap tí VDSS, odpor v sepnutém stavu RDS(on) a maximální trvalý procházející proud Id, atd..
Obr. 3: Schématická zna ka tranzistoru MOSFET
1.2 Zp soby regulace efektivní hodnoty nap tí Efektivní hodnotu st ídavého nap tí lze m nit mnoha zp soby. Každý zp sob je vhodný pro jiné ú ely a p i návrhu za ízení se vždy vybere ta metoda, která je pro danou aplikaci nejlepší. Metody regulace efektivní hodnoty nap tí jsou uvedeny v [2]. Regulace pomocí transformátoru Asi nejznám jší a snad i nejstarší princip zm ny efektivní hodnoty nap tí je pomocí transformátoru. Transformátor se skládá ze dvou vinutí. Vinutí ozna ené jako primární se vyzna uje tím, že do magnetického obvodu dodává energii, kterou ostatní sekundární vinutí odebírají. Výstupnímu nap tí U2 odpovídá vztah (2.1). N2 U2 .U1 (2.1) N1 kde N2 je podle volby S1 dána vztahem (2.2). N2 = N2a + N2b + N2c
(2.2)
Obr. 4: Schéma regulátoru pomocí transformátoru
Aby transformátor mohl pracovat jako regulátor efektivní hodnoty nap tí, musí mít mnoho sekundárních vynutí, která budou mít r zné po ty závit . P íklad regulátoru pomocí transformátoru je na Obr. 4. P epínáním jednotlivých vynutí se docílí zm ny efektivní hodnoty nap tí. Bohužel pomocí tohoto zp sobu regulace nelze spojit m nit efektivní hodnotu na-
5
p tí a p i realizaci je zapot ebí mechanický p epína nebo mnoho spína , které p ipojí pot ebné vynutí k výstupu regulátoru. Metody regulace efektivní hodnoty nap tí pomocí triaku a tyristoru Regulaci efektivní hodnoty nap tí pomocí tyristoru nebo triaku lze provést dv ma zp soby. První zp sob regulace spo ívá ve zpožd ném sepnutí triaku tj. zpožd né p ipnutí st ídavého nap tí na zát ž po pr chodu nulou. Zpožd ní sepnutí triaku se provádí s každou p lkou periody st ídavého napájecího nap tí. P i této metod regulace vzniká vysokofrekven ní rušení a proto tato metoda není vhodná pro regulaci velkých výkon . Druhý zp sob regulace se provádí tak, že se triak spíná na ur itý po et period st ídavého nap tí. Jeden cyklus této regulace pak p edstavuje n kolik period st ídavého napájecího nap tí. Tento zp sob regulace je vhodný pro spot ebi e s velkou setrva ností, u kterých nevadí, že p i regulaci bude vynecháno n kolik period st ídavého nap tí. Vertikální st ídavé buzení Tato regulace je založena na tom, že pr razné nap tí triaku (nap tí, p i kterém triak sepne) se zmenšuje se vzr stajícím proudem Ig podle jeho p evodní charakteristiky. P íklad regulátoru se st ídavým buzením je na Obr. 5.
Obr. 5: P íklad zapojení regulátoru se st ídavým buzením
Ze st ídavého nap tí U1 je d li em nap tí R1 - P1 získán proud Ig pro ovládání ídící elektrody triaku. Zm nou d lícího pom ru trimru P1 se zm ní doba, kdy triak sepne. Tento jev nastane tehdy, když nap tí U1 p ivedené p es zát ž Rz na triak odpovídá pr raznému nap tí p i proudu Ig daném R1 a P1. Je z ejmé, že takovýto zp sob ízení je velmi nelineární, nebo proud Ig a U1 se s asem m ní a dobu kdy triak sepne lze zjistit jen pomocí p evodní charakteristiky, která je vždy nelineární. Další nevýhodou je malý rozsah regulace. Triak m že sepnout jen b hem první tvrtiny periody po pr chodu nulou. Proto se m že výkon m nit pouze zhruba od 100% do 50% maximálního výkonu nelineárn a spojit . P i dalším poklesu Ig klesne p enášený výkon náhle na 0%. Tím se pak stává nastavený výkon 50% maximálního výkonu velmi nestabilním, protože vlivem malého rušení m že klesnout Ig a triak nemusí sepnout. Vertikální stejnosm rné buzení Princip regulace je velmi podobný jako v p ípad vertikálního st ídavého buzení, jen místo odporového d li e je stejnosm rný zdroj. P íklad vertikálního stejnosm rného buzení je na Obr. 6.
6
Obr. 6: P íklad zapojení regulátoru se st ídavým buzením
Zde zm nou nap tí U2 se m ní proud Ig a tím i nap tí, p i kterém tyristor sepne. Tento zp sob regulace má obdobné nevýhodné vlastnosti jako vertikální st ídavé buzení. Horizontální st ídavé ízení Zde ídící proud Ig je zpožd n fázovacím lánkem RC. Tím lze dosáhnout v tšího rozmezí nastavení výstupního výkonu než v p edchozích dvou zp sobech. Zm nou P1 se m ní asová konstanta RC lánku složeného z P1 a C1. Tím se m ní i fázové zpožd ní proudu Ig. Výstupní výkon lze regulovat spojit v rozsahu 0% až 100% maximálního výkonu. Okamžik, kdy triak sepne, závisí na p evodní charakteristice triaku, proto i tento zp sob je nelineární. Principielní schéma regulátoru s horizontálním ízením je na Obr. 7.
Obr. 7: Principielní schéma regulátoru
Horizontální impulsové ízení Jedná se o nejlepší, ale složit jší zp sob ízení než p edcházející zp soby. Triak už není spínán velikostí proudu Ig, ale je spínán krátkým impulsem. Tím se neprojeví na regulaci p evodní charakteristika triaku a regulace doby sepnutí triaku je proto lineární. Krátký impulz vygeneruje ídící obvod triaku. ídící obvod obsahuje generátor pilového nap tí synchronizovaný s U1 a s periodou U1. Dále obsahuje komparátor, který porovnává pilové nap tí se vstupním ídícím nap tím. Velikosti ídícího nap tí odpovídá doba zpožd ní, za kterou triak sepne po pr chodu nulou. Další sou ástí ídícího obvodu je generátor impulz , který tvaruje výstup komparátoru. Všechny tyto komponenty jsou zahrnuty v integrovaném obvodu MAA436. Výhodou tohoto obvodu je, že se m že napájet p ímo ze sí ového nap tí 230V p es odpor o hodnot 18k . Nevýhodou tohoto typu regulace je vf rušení, které vzniká spínáním triaku. Blokové schéma horizontálního impulsového ízení je na Obr. 8.
7
Obr. 8: Blokové schéma horizontálního impulsového ízení
U t chto typ regulací odpovídá stejnosm rná složka proudu pro p lku periody vztahu (2.3) p evzatého z [2]. 1 1 1 I AV I M . sin t .dt ( t ) I M .( cos cos ) I M .(1 cos ) (2.3) kde
IM
[A] je špi ková hodnota proudu, [Rad/s]je úhlový kmito et proudu I, [º] je fázový posun sepnutí triaku po pr chodu nulou
Regulace se spínáním v nule Tato regulace je použitelná pouze pro setrva né systémy, kde nevadí, že systém bude n kolik celých p l period bez napájení. ídící impulz m že sepnout triak pouze p i pr chodu U1 nulou. Tím nem že vzniknou velké vf rušení p i spínání triaku, protože triak sepne už p i malé okamžité hodnot nap tí a proto je tento zp sob vhodný pro regulaci velkých výkon . Po pr chodu U1 nulou a sepnutí triaku, z stává pak zbylou p lku periody sepnutý a na zát ž je p ipojeno napájecí nap tí. Když ídící impulz znovu nesepne triak p i dalším pr chodu U1 nulou, je triak v následující p l period rozepnutý – na zát ži je nulové nap tí. Jeden cyklus regulace je složen z ur itého po tu p l period. Po tem p l period b hem jednoho cyklu je daný minimální výkon a krok, s jakým se m že výkon m nit. Jedná se o nespojitou – diskrétní regulaci. Vlastní regulace se provádí tak, že b hem doby jednoho cyklu je pouze n kolik p l period sepnutých. Blokové schéma regulátoru se spínáním v nule je na Obr. 9.
Obr. 9: Blokové schéma regulátoru se spínáním v nule
Realizace takového regulátoru z diskrétních sou ástek je velmi složitá. Velmi výhodn lze využít mikroprocesor, který jednoduše po ítá p l periody. Pak ídící obvod je tvo í pouze procesorem, tvarova em synchroniza ního impulsu a tvarova em pro ízení triaku.
8
1.3 Kód RC5 Tento kód se používá v IR dálkových ovlada ích. Je založen na Bi-phase kódování na kmito t 36kHz. Bi-phase u sériové posloupnosti bit se po ítá s tím, že se v ur itý p edem známý as provede sestupná nebo vzestupná hrana. Tím se rozliší, jestli se jedná o log. 0 nebo log. 1. Perioda vysílání informace o stisku tla ítka je 114 ms. Vlastní informace o stisku tlaítka je p enesena b hem 24,9 ms. Každému tla ítku je p i azen 6-bitový kód, každý ovlada má svou 5-bitovou adresu. P i zahájení p enosu informace se vyšlou nejprve dva startovací bity, pak jeden toggle bit, adresa ovlada e a kód tla ítka. Informace o kódu RC5 jsou p evzaty z [7]. Grafické znázorn ní posloupnosti bit je na Obr. 10.
Obr. 10: Grafické znázorn ní p enášené informace stisku tla ítka
P i realizaci p ijíma e se musí po ítat s rozdílnými asy jednotlivých impuls , nebo r zní výrobci dálkových ovlada si mohou tento standard pozm nit.
1.4 Procesory Atmel ady AVR Procesory této ady jsou založeny na architektu e RISC. Tato architektura má zcela jiné instrukce než u procesoru ady 8051. Procesory s RISC architekturou nemají jeden st ada , ale t icet dva osmi bitových registr . Každý se m že používat jako st ada . N které z t chto 32 registr mají speciální funkce k p ímému i nep ímému adresování. Výhodou architektury RISC je provád ní instrukce zpravidla b hem jednoho hodinového taktu. Díky tomu jsou procesory významn rychlejší než starší procesory ady 8051. Další výhodou procesor AVR je možnost sériového programování pomocí SPI sb rnice. Když se tato sb rnice vyvede na desku plošného spoje, m že se pak jednoduše nahrát nov jší verze programu do procesoru, aniž by se musel procesor vyjmout ze za ízení. Procesory jsou vybaveny r znými periferiemi, kterými lze zjednodušit program a usnadnit tv rci programu ešení aplikace a také z procesoru d lají univerzáln jší prvek. Všechny typy procesor AVR mají vnit ní pam FLASH, 8-bitový íta , p erušovací systém, pam EEPROM, Watchdog a vstupn -výstupní brány. Podrobn jší informace o použitém procesoru jsou v [6].
9
2 Návrh obvod a plošného spoje Nejvhodn jší zp sob regulace efektivní hodnoty nap tí pro nesetrva ný spot ebi pomocí procesoru je horizontální impulzové ízení, protože na takovýto režim lze procesor snadno naprogramovat. Jako spína se obvykle používá triak, nebo spíná p i obou polaritách nap tí. P i tomto zp sobu ízení dochází k nežádoucímu vysokofrekven nímu rušení. V návrhu je použit jako spína tranzistor MOSFET, který lze pln ídit. Vhodnou volbou režimu se m že vysokofrekven ní rušení potla it. Tranzistor MOSFET pot ebuje pro sv j správný chod budi , který zajistí pot ebná nap tí pro jeho ízení ve spínacím režimu. Dále je pot eba navrhnout napájecí zdroj, který bude nep etržit napájet celé zapojení. Nejjednodušší zp sob bude pomocí kapacitního d li e. Výstupní nap tí kapacitního d li e je vhodné dvoucestn usm rnit, vyfiltrovat a stabilizovat. Dále se musí zapojení opat it detektorem pr chodu nulou. Periferie mikrokontroleru ATtiny15 by mohly posta ovat pro realizaci regulátoru ovládaného pomocí dálkového ovládání. K procesoru je nutné p ivést IR p ijíma , synchroniza ní signál, signál od dvou tla ítek – jedno sloužící k zapnutí/vypnutí, druhé k u ení IR kódu. Hotovým regulátorem bude možné nahradit klasický sv telný vypína používaný v elektroinstalacích. Z této konstrukce vyplývá, že navržený regulátor nebude mít dobré chlazení. Proto maximální regulovaný výkon bude omezený. Blokové schéma zapojení regulátoru do obvodu je na Obr. 11
Obr. 11: Blokové schéma zapojení regulátoru
2.1 Výkonový spína Výkonový spína realizovaný pomocí triaku je velice jednoduchý, protože pot ebuje velmi málo prvk k jeho ovládání, ale v dob jeho spínání dochází k vysokofrekven nímu rušení, a tím k negativnímu vlivu na ostatní spot ebi e v jeho blízkém okolí. Proto byl v regulátoru zvolen tranzistor MOSFET, který je pln iditelný spína a vhodnou volbou ízení se sníží vyza ované rušení. Schéma výkonového spína e je na Obr. 12.
10
Obr. 12: Schéma výkonového spína e
Tranzistorem MOSFET m že téci proud od vývodu D k S, proto je spína dopln n o m stkový usm r ova , který zajistí pot ebný sm r proudu pro tranzistor p i st ídavém proudu mezi vývody 1-2. Spína je ovládán nap tím mezi vývody 3-4. Tranzistor je vybírán tak, aby m l dostate né velké pr razné nap tí VDSS, dostate n malý odpor v sepnutém stavu RDS(on) a dostate n velký proud Id. Tranzistor IRFPC50 má VDSS = 600V, RDS(on) = 0.6 a Id = 11A. Proto je tento tranzistor vhodný pro regulátor. Tento tranzistor je bezpe n rozepnut, když nap tí mezi vývody 3-4 U3-4 = 0V a bezpe n sepnutý, p i nap tí U3-4 = 10V. Tento tranzistor je vhodný pro regulátor. Podrobn jší informace o obvodu jsou v [10].
2.2 Budi pro tranzistor MOSFET Budi má za úkol zajistit pot ebný tvar ídících impuls pro tranzistor MOSFET. Budi je realizován dv ma opto leny a jeho schéma je na Obr. 13.
Obr. 13: Schéma budi e tranzistoru MOSFET
Opto len OK1A zajistí na výstupu budi e pot ebné nap tí ze zdroje nap tí pro sepnutí tranzistoru. Opto len OK1B zajistí nulové nap tí na výstupu budi e, aby tranzistor bezpe n rozepnul. Tranzistory Q3 a Q4 proudov posilují výstupy opto len . Tím se výrazn zkrátí p echodové d je výstupu budi e p i ízení vstup opto len malým proudem. Ze schématu vyplývá, že oba opto leny nemohou být sepnuty sou asn , protože by se nadm rn zatížil zdroj nap tí. Odpor R1 byl volen tak, aby p íliš nezat žoval zdroj budi e nap tí a p itom plnil svou funkci – automaticky rozepínal tranzistor MOSFET v dob , kdy není buzen. Jeho hodnota je R1 = 470k . Výrobce uvádí, že pro správné sepnutí opto lenu sta í proud budící LED diodou ILED = 5 mA. Více informací o opto lenu je uvedeno v [11]. Když se opto leny doplní o posilující tranzistory, sta í pro dostate né sepnutí výstupu proud budící ledkou ILED = 1 mA. Nap tí na budící LED diod v propustném sm ru p i tomto proudu je Up = 1 V. RC lánky 11
R2, R3 a C1 slouží pro krátkodobé zvýšení budícího proudu opto nen . Kapacita kondenzátoru byla zvolena C1=100nF. Odpor R2 musí tvo it spolu s C1 RC lánek s asovou konstantou 390µs. To je doba, za kterou se kondenzátor vybije. Velikost odporu R2 je dána vztahem (2.1). 390 s R2 3,9k (2.1) C1 100nF Budící proud opto lenu po odezn ní p echodových jev je zvolen ILED = 0,8 mA. Velikost omezovacího odpor Rc=R2+R3 je dán vztahem (2.2). U nap U p 5V 1V (2.2) Rc 5k I LED 0,8mA Odpor R3 je pak daný vztahem (2.3). R3 Rc R2 5k 3,9k 1k (2.3) Navržený RC lánek umož uje krátkodobé zvýšení proudu. Velikost proudu je dána vztahem (2.4). U nap U p 5V 1V 4mA (2.4) I R3 1k asová konstanta RC lánku v dob zvyšování proudu je dána vztahem (2.5). 1 .C 796 .100nF 79,6 µs (2.5) 1 1 R1 R2 Touto zm nou se zvýší proud až na 4mA s dobou p echodového d je 80µs.
2.3 Napájecí zdroj pro budi tranzistoru MOSFET Napájecí zdroj je nábojová pumpa, tvo ená kondenzátorem C1 diodami D5, D6 a rezistorem R1 se stabilizací výstupního nap tí tvo ené D7 a C2. Na výstupu usm r ova e je dvoucestn usm rn né nap tí. V dob , kdy okamžitá hodnota usm rn ného nap tí stoupá, se nabíjí C1 p es diodu D6. Po tuto dobu je dodávána energie ze vstupního nap tí do kondenzátoru C2 a do zát že. Když okamžitá hodnota nap tí na vstupu klesá, za ne se C1 vybíjet p es D5 spolu s R1. V této dob se kondenzátor C1 vybíjí a tím se p ipravuje na další cyklus dodávání energie do C2 se zát ží. Velikost C1 volíme podle odebíraného proudu ze zdroje p i nejmenších zm nách nap tí – p i nejv tší nastavené efektivní hodnot nap tí. Schéma zdroje je na Obr. 14.
Obr. 14: Napájecí zdroj pro budi tranzistoru MOSFET
M ením bylo zjišt no, že pro správnou funkci zdroje posta í kapacita C1 = 33nF. Odpor R1 a kapacita C1 tvo í sériový RC lánek. asová konstanta RC obvodu musí být menší, než t = 10ms, protože se musí kondenzátor C1 dostate n vybít. Byl zvolen odpor R1 = 180k . asová konstanta RC obvodu dáno vztahem (2.6). = R.C = 33nF.180k = 6ms (2.6).
12
Velikost asové konstanty = 6ms spl uje výše uvedenou podmínku. Kdyby se rezistor R1 zvolil menší, zvyšoval by se jeho ztrátový výkon p i nejmenších nastavených intenzitách regulátoru. Ztrátový výkon zvoleného rezistoru je dán vztahem (2.7). 2 2 U 230 V I 0,29W (2.7) R1 180k Zenerova dioda D7 omezí výstupní nap tí. Podle požadavk použitého tranzistoru MOSFET omezí dioda D7 nap tí Uvýstmax = 12V. Kondenzátor C2 vyhlazuje zvln ní výstupního nap tí. P i p edpokládaném odb ru Iodb = 0.12mA bylo zvln ní maximáln 1V. Kapacita C2 dána vztahem (2.8). I odb .t 0.12 mA.10 ms 1,2 F C2 (2.8) U 1 Byla zvolena kapacita kondenzátoru C2 = 10µF. U tohoto zdroje je velmi d ležité, aby výstupní nap tí výrazn nepokleslo. Nedocházelo by tak k plnému otevírání tranzistoru, ímž by se mohl poškodit vlivem jeho velkého ztrátového výkonu.
2.4 IR p ijíma TSOP1738 Pro p íjem kódu RC5 byl použit speciální obvod, který slouží pro p evod infra erveného modulovaného signálu do TTL logiky. Tento obvod je vhodné, podle výrobce, napájet stejnosm rným nap tím 5V. P i napájecím nap tí 5V je jeho spot eba 0,4-0,8mA. Schéma doporu eného zapojení je na Obr. 16. Zvyšovací odpor R1 slouží k posílení logické úrovn H a zvýšení odolnosti proti rušení. Podrobn jší informace o obvodu jsou v [9].
Obr. 16: Schéma doporu eného zapojení IR p ijíma e TSOP1738
2.5 Detektor pr chodu nulou Detektor pr chodu nulou slouží k synchronizaci mikroprocesoru se sí ovým nap tím, aby procesor m l informaci o tom, kdy m že sepnout výkonový spína a mohl za ít odpo ítávat dobu vypnutí výkonového spína e. K zjišt ní pr chodu nulou byl použit opto len, který reaguje na ob polarity nap tí. Schéma zapojení detektoru je na Obr. 17.
13
Obr. 17: Schéma detektoru pr chodu nulou
Tranzistor Q2 slouží ke správnému natvarování proudových impuls , které vytvá í opto len, aby na jeho výstupu byly nap ové impulsy pot ebné úrovn pro zpracování procesoru. Rezistor R1 je volen tak, aby p i vstupním st ídavém nap tí 230V nebyl p ekro en maximální proud opto lenem a zárove , aby odpor nem l zbyte n velký ztrátový výkon. Rezistor R3 slouží ke zmenšení citlivosti tranzistoru na rušení a rezistor R2 omezuje maximální proud do báze tranzistoru. Rezistor R4 zajistí vysokou úrove na výstupu pro procesor.
2.6 Procesor ATtiny15 Procesor pro svou innost nevyžaduje mnoho periferií zapojených mimo procesor, protože vše nezbytné má již integrováno na ipu. Díky t mto vlastnostem se velmi zjednoduší celé zapojení, protože se nemusí zapojovat externí rezonátor ani resetovací obvod. Výrobce uvádí, že p i pracovní frekvenci 1,4MHz a napájecím nap tí 5V se pohybuje odb r mikrokontroleru okolo 3mA. Dále výrobce uvádí, že maximální vstupní proud v nízké úrovni je ILmax = 40mA.
2.7 Napájecí zdroj pro ídící jednotku Napájecí zdroj musí zajisti dostate n stabilní napájecí nap tí pro celý regulátor a to nezávisle na nastaveném ídícím úhlu – na uživatelem nastavenou efektivní hodnotu nap tí. Dále je pot eba, aby napájecí zdroj galvanicky odd lil ídící jednotku regulátoru od sí ového nap tí. Požadovaný výstupní proud je sou et všech p ipojených obvod . Tento zdroj bude napájet procesor, detektor pr chodu nulou, IR p ijíma a opto leny budi e tranzistoru MOSFET. Budi tranzistoru MOSTFET bude odebírat proud 0,8mA, IR p ijíma do 1mA, procesor do 3mA a detektor pr chodu nulou do 0,5mA. Celkový odb r ze zdroje by nem l p ekroit proud Izdrmax = ,5mA. P i ešení zdroje byla použita nábojová pumpa tvo ena kondenzátory C1, C2, C3, C4 a diodami D1, D2, D3, D4, D5 . Schéma napájecího zdroje je na Obr. 18.
Obr. 18: Schéma napájecího zdroje
14
M ením bylo zjišt no, že pro správný chod zdroje p i požadovaném odb ru a malém zvln ní výstupního nap tí posta uje kapacita C3 = C4 = 220nF,. Zenerova dioda D5 omezuje maximální nap tí na výstupu zdroje na 5V. Zv tšováním kapacity C2 se zmenšuje zvln ní výstupního nap tí, ale zpomalují se p echodové d je a tím se prodlužuje doba náb hu výstupního nap tí po p ivedení sí ového nap tí. Jako optimální hodnota byla volena C2 = 100 F. Kondenzátor C1 filtruje vysokofrekven ní rušení, které m že zp sobovat mikrokontroler. Jeho velikost je C1 = 100nF.
2.8 Schéma regulátoru Celkové schéma regulátoru je složeno z jednotlivých výše popsaných díl . Schéma je znázorn no na Obr. 19. K procesoru je ovládací tla ítko p ipojeno pomocí pinu JP3. Pro modul IR p ijíma e slouží piny JP1.Tla ítko pro u ení IR kódu je osazeno na desce plošného spoje. Silové vývody, mezi kterými se spíná tranzistor, jsou ozna eny X1-1 a X1-2. Celé zapojení je jišt no 2A pojistkou F1.
Obr. 19: Celkové schéma regulátoru
2.9 Návrh desky plošného spoje Rozm ry desky plošného spoje byly voleny podle rozm r ovládacího vypína e. Deska má oválný tvar o rozm rech 53x58mm. S ohledem na rozm ry a ú elnost plošného spoje bylo možné rozmístit sou ástky pouze jediným zp sobem. Ohled se také musí brát na rovnom rné rozložení sou ástek a bezpe né izola ní vzdálenosti. Celý návrh je na jednostranné desce plošného spoje se dv mi propojkami. Návrh desky by bylo možno upravit tak, aby nebyly pot eba drátové propojky, ale za cenu dodržení bezpe né izola ní vzdálenosti mezi spoji. Proto byl zvolen návrh desky s propojkami. Deska bude uchycena dv ma šrouby k vypína i. Celý regulátor lze p ipojit do sí ového obvodu jednoduše pomocí svorkovnice. Návrh plošného spoje je na Obr. 20. Rozmíst ní sou ástek ze strany spoj je na Obr. 21. Rozmíst ní sou ástek na stran sou ástek je na Obr. 22.
15
Obr. 20: Návrh desky plošného spoje
Obr. 21: Rozmíst ní sou ástek ze strany plošného spoje
Obr. 22: Rozmíst ní sou ástek ze strany sou ástek
16
Seznam sou ástek Název hodnota B1 B2 C1 C2 C3 C4 C5 C6 C7 C8 C9 D1 D2 D3 D4 F1 IC1 OK1
Název hodnota
DB 106 KBL 10 220n/400V 10µ/25V 100n 100µ/10V 100µ/10V 220n/400V 33n/630V 100n 100n 1N4007 ZF12 1N4007 ZF5,1 2A TINY12P PC827
OK2 Q1 Q2 Q3 Q4 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12
17
PC814 IRFPC50 BC548 BC846ASMD BC856ASMD 180k 22k 82k 1k 1M 4k7 22k 3k9 33k 100 22k 100
3 Návrh programu Procesor je univerzální prvek, který vykonává jen operace dané vloženým programem a tudíž ze schématu zapojení není zcela z ejmá innost regulátoru. Proto nejvíce závisí na programu, jaké funkce a možnosti bude mít hotový regulátor. Díky možnosti p eprogramování lze jednoduše m nit vlastnosti regulátoru a to bez nutnosti zm ny hardware. To je velká výhoda, protože již hotový výrobek lze upravit i vylepšit. P i tvorb programu se m že objevit mnoho ešení s mírn odlišnými vlastnostmi a je na tv rci programu posoudit, které ešení je nejlepší.
3.1 Vlastnosti a ovládání regulátoru Navržený regulátor je založen na principu horizontálního impulzového ízení. Základní funkcí je tedy odm ování doby sepnutí výkonového prvku. Jsou možné dv varianty ešení. První by pracovala tak, že se za ne odm ovat doba sepnutí po pr chodu okamžité hodnoty regulovaného nap tí. Druhá varianta ešení by odm ila dobu sepnutí p ed pr chodem nulou. P i návrhu obvodového schéma bylo p edpokládáno, že se pro taktování procesoru bude využívat jeho interní RC oscilátor. Tento oscilátor má ur itý rozptyl své oscila ní frekvence. Procesor umož uje m nit oscila ní frekvenci zm nou hodnoty speciálního registru. Bylo by vhodné program doplnit o kalibraci interního RC oscilátoru pomocí sí ového kmito tu. Procesor, aby mohl správn odm ovat doby, musí být sí ovým kmito tem synchronizován. Synchroniza ní impulzy mají dvojnásobnou frekvenci sí ového kmito tu a proto dopln ní programu o kalibraci interního RC oscilátoru je velmi snadno realizovatelné. Kalibrovaný taktovací oscilátor je pom rn d ležitý p i odm ování doby sepnutí. Pro správnou innost napájecích zdroj je pot eba zajistit, aby výkonový spína byl n jakou zaruenou dobu rozepnut. To znamená, že v p ípad nekalibrovaného oscilátoru se musí nastavit maximální výstupní efektivní hodnota nap tí – maximální doba sepnutí tranzistoru pouze tak, aby p i minimální oscila ní frekvenci byla zaru ena pot ebná minimální doba rozepnutí. Pak maximální nastavená efektivní hodnota nap tí bude nižší p i maximální oscila ní frekvenci. Proto s nekalibrovaným interním oscilátorem by m l regulátor omezen regula ní rozsah. Další dobrou funkcí, která výrazn zlepšuje spolehlivost regulátoru, je filtr proti rušivým impuls m. Aby pracoval dob e, vyžaduje tento filtr ur itou p esnost taktovací frekvence procesoru. Kdyby nebyla taktovací frekvence dostate n p esná, musely by se tolerance filtru neúnosn zv tšit, a pak by filtr propoušt l více rušivých impulz . Tím by se tento filtr nemusel do algoritmu zahrnovat, protože by neplnil správn svou funkci. Algoritmus detektoru kódu RC5 zajiš uje p ijímání kódu od dálkového ovládání. Je nutné, aby tento algoritmus byl naprosto nezávislý na ostatních algoritmech. Kód dálkového ovládání není synchronizován se sí ovým kmito tem a proto je nutné dávat si v návrhu programu pozor na p ípadné kolize b hem odm ování asu p i detekci p ijímaného IR kódu. U zpracování obslužných tla ítek je nutné po ítat se zákmity, aby nemohlo dojít ke špatnému vyhodnocení jejich stisku. Zapojení umož uje p ipojit dv tla ítka. Jedno tla ítko má funkci zapínání, vypínání a nastavování efektivní hodnoty nap tí. Jednotlivé funkce jsou rozlišeny dobou stisku tla ítka. P i krátkém stisku po uvoln ní tla ítka dojde k nastavení nulové hodnoty nap tí v p ípad , že byla nastavena ur itá hodnota nap tí nebo k pozvolnému nastavení hodnoty nap tí v p ípad , pokud byla nastavená nulová hodnota nap tí. Dlouhý stisk tla ítka zp sobí pozvolnou zm nu hodnoty nap tí. Jestliže se v p edchozí pozvolné zm n hodnoty nap tí p idávalo, pak se nyní pozvolna ubírá a naopak. Druhé tla ítko má funkci uložení práv vysílaného kódu RC5.
18
3.2
ešení programu
Zp sob ešení funkcí regulátoru je mnoho. Podle požadované p esnosti zm ených as se volí zp sob ešení. Kdyby posta ovala malá p esnost, mohla by se doba m it v hlavní smy ce programu. Zde by se vnášela chyba do m ení doby s každou obsluhou podprogramu n kterého z p erušení. P esn jší metoda m ení doby je pomocí asova e, který je integrován v procesoru. Po et asova je omezený, proto je nutné zvolit z m ených dob ty, které vyžadují nejvyšší p esnost. Nejv tší p esnost m ení je požadována u m ení doby sepnutí výkonového spína e, protože vloženou chybou m ení doby by mohl p estat regulátor korektn pracovat. Zde nejhorší možnou situací by se mohlo stát, že vložená chyba prodlouží dobu sepnutí spína e a napájecí zdroj by tak nebyl schopen dodávat pot ebné napájecí nap tí pro chod regulátoru. M ení doby vyžaduje i detektor kódu RC5. Tento dekodér musí m it dobu nezávisle na m ení doby sepnutí spína e. Dekodér nevyžaduje p íliš p esné m ení doby, ale nep esnost nesmí být moc velká. P vodn bylo zamýšleno, že procesor ATtiny12L vysta í pro všechny funkce regulátoru. asova by se využil pro m ení doby sepnutí, doby rozepnutí a kalibrace interního RC oscilátoru. P erušení od externího vstupu INT0 by zajistilo sepnutí výkonového spína e a spustilo odm ování doby jeho sepnutí. Detektor kódu RC5 by byl realizován v hlavní smy ce a p erušení od externího p erušení Pin Change Interrupt. V hlavní smy ce by se realizovalo m ení doby spolu s generátorem pulsní ší kové modulace. Generátor pulsní ší kové modulace by sloužil pro snížení st ední hodnoty proudu budi em tranzistoru MOSFET, aby špi kový proud budi em byl dostate ný pro jeho správnou funkci a p itom odebíraný proud z napájecího zdroje byl malý. V hlavní smy ce v generátoru pulsní ší kové modulace by musel být zahrnut i detektor stisk tla ítek. Stisk tla ítka by se zjistil vždy p ed vzestupnou hranou výstupu budi e. P erušení od Pin Change Interrupt bylo vyvoláno p i každé zm n úrovn všech vstup procesoru. Bylo proto nutné nejprve filtrovat tato p erušení, aby se vykonával algoritmus detektoru RC5 pouze p i zm n úrovn na výstupu IR p ijíma e. Vytvá ením vývojových diagram bylo zjišt no, že p i ešení algoritmu m ení doby sepnutí, doby rozepnutí a kalibrace interního RC oscilátoru, jsou tyto funkce realizovatelné s dostate nou p esností. asova procesoru ATtiny12 umož uje p erušit program pouze jeho p ete ením. Aby se mohla m nit velikost efektivní hodnoty nap tí s dostate n malými kroky, musel asova zvyšovat svou hodnotu s každým taktem procesoru. Odm ovaná doba je proto vyjád ena pomocí dvou ísel. Jedním íslem se zkrátí doba asova e do p ete ení a druhé íslo bude udávat po et p ete ení asova e do ukon ení m ení doby. Algoritmus detektoru kódu RC5 spolu s generátorem pulsní ší kové modulace v hlavní smy ce nelze vytvo it s dostate n malým rozptylem m ených dob. Také navržený algoritmus by byl p íliš náro ný na programovou i datovou pam . Chyba m ení doby by se mohla snížit zvýšením taktovací frekvence. Procesor neumož uje výrazné zvýšení frekvence, proto bylo nutné najít jiné a lepší ešení. Po odstran ní generátoru pulsn ší kové modulace se algoritmus výrazn zjednodušil. Aby budi pro tranzistor MOSFET správn pracoval i p i malém proudu, muselo se upravit obvodové schéma. Po této zm n by hlavní smy ka sloužila pouze pro m ení doby a p erušení od Pin Change Interrupt by vyhodnocovalo tyto zm ené doby. Testováním n kolika dálkových ovlada r zných výrobc bylo zjišt no, že každý výrobce nepoužívá kódování RC5. Spole ným rysem všech testovaných dálkových ovlada bylo, že vysílané kódy nesly taktovací kmito et. Nejjednodušší metoda záznamu p ijímaného kódu by byla vzorkováním vstupu minimáln dvojnásobným kmito tem, než je taktovací kmito et vysílaného kódu. Protože taktovací frekvence není u všech výrobc stejná, musel by se volit nejvyšší vzorkovací kmito et z p edpokládaných taktovacích frekvencí. Takto zaznamenaný kód pot ebuje pro uchování velkou pam . Takové ešení nebylo vhodné pro jedno ipový procesor, který nemá dostatek pam ti RAM. Bylo pot eba, aby algoritmus zkomprimoval p ijatá data. Dále bylo pot eba, aby algoritmus zachoval dostate nou rozlišovací schopnost a 19
nemohlo dojít k chybnému vyhodnocení. Vysílané kódy testovaných dálkových ovlada bylo možné vyjád it stanovením dlouhé a krátké doby v nízké a vysoké úrovni. Zm ené doby p i ur ování nízké i vysoké úrovn byly posuzovány s tolerancí. T mito ty mi zm enými asy se pak mohl kód vyjád it. Pak nap íklad krátké doby znamenaly nízkou úrove a dlouhé doby vysokou úrove . P ijímaný kód by se zaznamenával do registr . Pro uložení kódu by sta ilo zaznamenat hodnotu p ijaté posloupnosti dlouhých a krátkých as a dv zm ené doby. Vyhodnocení, zda byl p ijmut správný kód, by se provedlo srovnáním p ijatých dat s uloženými. Po vytvo ení algoritmu na tomto principu bylo zjišt no, že celý algoritmus by byl velmi obsáhlý, pot eboval by mnoho programové pam ti a vyžadoval by mnoho pam ti RAM. Proto je takový zp sob nepoužitelný pro procesor ATtiny15. Na webových stánkách firmy Atmel v [8] jsou uvedeny p íklady program pro jednodušší vyvíjení aplikací. Mezi uvedenými p íklady program je i program pro detekci kódu RC5. Velikost programové pam ti algoritmu je p íznivá a program nevyžaduje mnoho pam ti RAM. Tento program vyžaduje taktovací frekvenci procesoru 4MHz, jeden volný asova a volnou hlavní smy ku. Procesor ATtiny12 neobsahuje 2 asova e a proto bylo nutné použít procesor ATtiny15. Aby algoritmus dekódování kódu RC5 fungoval i p i nižší frekvenci, bylo pot eba tento algoritmus upravit. Úprava zkrácením cyklu ítání tak, aby asova p etekl každých 64µs sice fungovala dob e v procesoru bez dalších jiných operací, ale za len ním algoritmu do celého navrhnutého programu p estal algoritmus správn pracovat. Problém byl v tom, že ostatní p erušení vnášely do m ení asu chyby, které pak znemož ovaly správnou funkci. Problém byl odstran n tak, že se asova zvýšil o jedni ku každých 64µs a m il požadovanou dobu.
3.3 Zvolený zp sob ešení Navržený program, který zahrnuje veškeré požadované funkce, se m že rozd lit do n kolika blok .
M ení doby sepnutí – podprogram asova e T1 Použitý procesor ATtiny15 umož uje u asova e T1 vykonat p erušení programu p i p ekro ení ur ité hodnoty íta e nastavené v registru. Díky této funkci se výrazn zjednoduší výpo et tabulky, ve které jsou uloženy hodnoty odpovídající nastaveným efektivní hodnotám nap tí. Zadanými hodnotami lze vyjád it jakýkoliv as. Použité ešení v procesoru ATtiny12, který nemá tuto funkci, je komplikovan jší pro ur ení hodnot tabulky podle požadovaných po t takt . Musel se vyjád it rovnicí výsledný po et takt podle zadaných hodnot. Aby se vypo etla doba s co nejmenší chybou, m nily se postupn zadané hodnoty a vybraly se pouze ty s nejmenší chybou. Výpo et tabulky se výrazn zjednodušil pomocí programu Matlab. M ení doby sepnutí se odstartuje v podprogramu INT0. Zde se na tou data z tabulky, uložené v pam ti programu, odpovídající nastavené efektivní hodnot nap tí. Budi pro tranzistor MOSFET vyžaduje minimální prodlevu mezi stavem sepnuto a rozepnuto 500µs. To znamená, že 500µs p ed ukon ením doby sepnutí se musí p estat budit opto len, aby se mohl zapojený RC lánek p ipravit na další posilující impuls p i p echodovém d ji. Po skon ení m ení 500µs je pot eba na íst z druhé tabulky hodnoty pro odm ení zbylé doby do 8ms. Výpo tem bylo zjišt no, že doba sepnutí 8ms odpovídá výstupní efektivní hodnot nap tí 95% maximální hodnoty. Dvou milisekundová rezerva je prostor pro kalibraci interního RC oscilátoru a filtr rušivých impulz . Po dokon ení odm ené doby se musí v programu rozlišit, která doba se dom ila, jaká operace se musí provést a jaká doba se musí za ít odm ovat. Je pot eba rozlišit 4 úrovn m ení doby. Tyto 4 úrovn mohou vyjád it dv bitové prom nné. Grafické znázorn ní úrovní asova e b hem jednoho cyklu 10ms p i kalibraci a za normálního chodu je na Obr. 23. 20
Obr. 23: Grafické znázorn ní úrovní p i kalibraci a p i normálním chodu
Spušt ním odm ování doby sepnutí tranzistoru se nastaví úrove podprogramu asova e na 00. Musí se také p ednastavit zpožd ní podle zvolené velikosti efektivní hodnoty nap tí z tabulky dat. P i každé obsluze p erušení se pouze sníží hodnota registru vyjad ující poet p erušení do za átku m ení nové doby. Po snížení tohoto registru na 0 se musí p estat budit výstup pro sepnutí spína e, nastavit úrove podprogramu 01 a poté na íst zpožd ní 500µs. V úrovni podprogramu 01 se op t s každým p erušením od asova e sníží hodnota registru pro odm ení doby. Když tato hodnota dosáhne nuly, zm ní se úrove podprogramu asova e na 10, p ednastaví se vstupní hodnoty algoritmu pro odm ení další doby rozepnutí spína e podle nastavené efektivní hodnoty nap tí z druhé tabulky dat a nastaví se rozepnutí spína e. Po dokon ení m ení doby rozepnutí tranzistoru má program odlišné vlastnosti p i kalibraci a p i normálním chodu. P i kalibraci se po odm ení doby sepnutí povolí p erušení INT0 a v podprogramu asova e se s každým cyklem zvýší hodnota registru. Tím se m í doba od ukon ení m ení 8ms až po okamžik p íchodu synchroniza ního impulzu. Synchroniza ní impulz vyvolá podprogram od INT0. Tam se nam ené hodnoty zpracují a vyhodnotí. Za normálního chodu je v innosti filtr rušivých impulz . Obdobn , jako p i m ení doby 500µs, se odm í nejprve 1,3ms a poté 1,4ms. Vývojový diagram programu je znázorn n na Obr. 24.
21
Obr. 24: Vývojový diagram programu asova e T1
Kalibrace interního RC oscilátoru Zm ené asy p i kalibraci se vyhodnocují p i p íchodu synchroniza ního impulzu v podprogramu INT0. Aby se vylou ilo rušení p i m ení provádí se pr m rování zm ených as . Jakmile se zm í a provede se pr m r 256 hodnot, vyhodnotí se, zda je interní oscilátor zkalibrován nebo ne. Pokud je oscilátor zkalibrovaný ukon í se kalibrace. Vyhodnocení je provedeno tak, že je zkontrolováno, jestli je zm ená doba v toleranci. Pokud je zm ená doba nižší než je limit, znamená to, že oscila ní frekvence je nízká a je nutné ji zvýšit. Když je zm ená doba vyšší, je oscila ní frekvence vyšší a jejím snížením se p iblíží k požadované hodnot . Zm na frekvence se provádí zm nou hodnoty speciálního registru OSCCAL. Zvýšením jeho hodnoty se zvýší oscila ní frekvence. Tímto zp sobem lze dop edu ur it oscila ní frekvenci procesoru po zkalibrování. Oscila ní frekvence byla zvolena 1,2MHz. Po et takt pro uplynutí doby 10ms je dáno vztahem (3.1).
22
n t * fOSC 10ms *1,2 MHz 12000cykl (3.1) Procesor vykoná 12000 cykl b hem 10ms. To znamená, že po et cykl b hem 8ms je 9600 cykl . Vypo ítané tabulky musí zajistit, aby v každé nastavené efektivní hodnot nap tí byl celkový po et takt procesoru 9600. Kdyby tomu tak nebylo, kalibrace by nebyla možná. Pro posouzení, jestli je nam ená doba v toleranci, se pracuje s dobou vyjád enou 2400 takty procesoru. Tolerance nam ených hodnot je nutná, protože by se procesor nemuselo povést zkalibrovat, nebo se jeho oscila ní frekvence m že m nit pouze krokov a tím se bude m nit krokov zm ený po et takt . Tato tolerance snižuje požadovanou p esnost zm ené doby. Výrobce uvádí, že jeho oscila ní frekvence se m že m nit 50%-100% maximální frekvence. Tento rozsah se m že m nit pouze ve 256 krocích. V ideálním p ípad p i maximální frekvenci 1,6MHz je minimální frekvence 0,8MHz. Zm na frekvence v p ípad , že by zm na frekvence se m nila lineárn by se mohla vyjád it vztahem (3.2). f max f min 1,6 MHz 0,8MHz f OSC 3125 Hz (3.2) 256 256 Zm nou frekvence se zm ní po et takt b hem 10ms. Rozdíl takt vyjad uje vztah (3.3). n t * f OSC f t * fOSC 10ms * (1,203125 1, 2) MHz 31cykl (3.3) Proto není pot eba posuzovat dobu vyjád enou 2400 takty, protože by toleran ní pole muselo být minimáln 31 takt . P i výpo tu byl uvažován ideální p ípad - oscila ní frekvence se bude m nit lineárn se zm nou hodnoty kalibra ního registru. V algoritmu se musí po ítat s tím, že tomu tak není a proto je vhodné toleran ní pole ješt zv tšit. Pak se m že zm ený po et takt p i zpracování 32x snížit. V algoritmu se zm ená doba sníží 64x. Tedy p i oscila ní frekvenci nastavené na 1,2MHz se po matematických úpravách pracuje s hodnotou 40. Tuto hodnotu zaznamenává pouze jeden registr. Toleran ní pole je voleno v rozsahu 39 – 41. V tomto rozsahu se p edpokládá, že oscilátor je zkalibrovaný. Vývojový diagram algoritmu zpracování zm ených hodnot pro kalibraci je na Obr. 25.
23
Obr. 25: Vývojový diagram programu p erušení INT0
Filtr rušivých impuls Filtr rušivých impuls je d ležitý, protože zabrání programu v nekorektním chování. Mohlo by se stát, že by p išel synchroniza ní impuls v dob , kdy je ješt spína sepnutý. Zaala by se op t odm ovat doba sepnutí a napájecí zdroj pro regulátor by nebyl schopen zajistit pot ebné napájecí nap tí pro jeho chod. Aby se zvýšila ú innost filtru, byla požadována ur itá p esnost interního RC oscilátoru. Pot ebnou p esnost zajistí algoritmus kalibrace. B hem kalibrace je filtr rušivých impulz neaktivní. Po správném zkalibrování je filtr aktivní. Funkce filtru je nazna ena na Obr. 23. Po odm ení doby 8ms se za ne odm ovat doba 1,3ms. Po uplynutí této doby se vynuluje p íznak INTF0, aby se nevykonalo p erušení po jeho povolení a následn se povolí INT0. Za ne se odm ovat doba 1,4ms. B hem této doby je o ekáván synchroniza ní impulz. Pokud b hem m ení doby 1,4ms nenastane, je povolen programem až další synchroniza ní impulz. Algoritmus filtru rušivých impulz je zalen n do podprogramu asova e na Obr. 24. Dekodér kódu RC5 Nejd ležit jší je detekovat start p ijímaného kódu. Když déle než 131ms nebyly p ijaty data, znamená to, že ovládací tla ítko není stisknuto. Musí se nastavit informa ní bit, že tla ítko je uvoln né. Zm na úrovn IR p ijíma e znamená, že ovlada vysílá kód. V prvním cyklu se zm í doba jedné periody taktu, aby se poté mohly vyhodnocovat p ijímaná data podle posloupnosti p ijímaných bit . P ijatá posloupnost bit by se mohla rozd lit na kód 24
ovlada e a kód tla ítka. Regulátor pot ebuje k ovládání pouze jedno tla ítko, proto pro uložení p ijímaného kódu se uloží celá p ijatá posloupnost bit . Ov ení správného vyslaného kódu se provede srovnáním p ijaté posloupnosti s uloženou. Když výsledek testu vyhodnotí, že není rozdíl mezi p ijatými a uloženými daty, nastaví se p íznak stisknutí tla ítka dálkového ovládání. V opa ném p ípad se vynuluje tento p íznak. Ukládání kódu se provádí tak, že po p ijetí kódu se otestuje, jestli je stejný jako uložený. Test vyhodnotí, že p ijatý kód není stejný. Poté se testuje, zda je stisknuto tla ítko pro ukládání kódu. Když ano, ov í se, jestli byl p edchozí p ijatý kód stejný. Dvojí ov ení správnosti kódu je vhodné, protože dokud nep ijdou stejné kódy dvakrát po sob , p ijímaný kód se neuloží. Toto opat ení je zahrnuto v programu proto, aby se vylou ilo uložení nesprávného kódu. Další výhodou takového zp sobu ukládání je, že program nem že cyklicky ukládat p ijímaná data. Kdyby p ijímaná data byla nesprávná, nem že se stát, aby se p ijali dva stejné kódy po sob . Také se m že p edpokládat, že po p ijetí dvou stejných kód po sob bude i následující kód stejný. Proto po uložení kódu p i p ijetí následujícího kódu algoritmus vyhodnotí, že je stisknuté tla ítko a už se nebude provád t nové ukládání. Vývojový diagram programu pro detekci kódu RC5 i s jeho vyhodnocením je na Obr. 26 .
Obr. 26: Vývojový diagram programu v hlavní smy ce
Obsluha tla ítek Tla ítka jsou p ipojena k procesoru pomocí t í vodi . Dva vodi e jsou výstupy z procesoru pro sepnutí a rozepnutí výkonového spína e. T etím vodi em procesor zjistí, je-li n které tla ítko stisknuto. B hem ásti periody 10ms je výstup pro sepnutí výkonového spína e v logické úrovni 0. Stisknuté tla ítko p enese tuto úrove i na t etí vodi . Pak když procesor otestuje logickou úrove t etího vodi e, m že vyhodnotit, jestli tla ítko je stisknuto nebo ne. V p ípad , že je na vstupu logická úrove 1, tla ítko je rozepnuto. Pro logickou úrove 0 je tla ítko stisknuto. Na stejném principu se zjistí stisk druhého tla ítka u výstupu pro rozepnutí výkonového spína e. Protože budi tranzistoru MOSFET se nem že budit sou asn pro sepnutí a rozepnutí, je takovýto zp sob ur ení stisku tla ítek možný. B hem jedné periody 25
10ms lze vždy zjistit stisky tla ítek, protože pro správný chod regulátoru je nutné výkonový spína spínat a rozepínat každých 10ms. Tento systém p ipojení tla ítek k procesoru byl zvolen z d vodu úspory vývod procesoru, protože pro p ipojení dvou tla ítek sta í jeden vývod procesoru. Bohužel tento systém má jedno omezení. Informace o stisku tla ítka nelze zjistit kdykoliv. Je proto nutné ukládat tuto informaci do pam ti pro další zpracování. Algoritmus zjiš ování stisk tla ítek je znázorn n na Obr. 24 spolu s m ením doby sepnutí. Program obsluhy tla ítek vyhodnocuje doby jejich stisk a filtruje rušivé impulzy. Je t eba rozlišit stisk kratší než 100ms, který je vyhodnocen jako rušení. Stisk delší než 100ms a kratší než 1s je vyhodnocen jako krátký stisk a stisk delší než 1s je vyhodnocen jako dlouhý stisk. Vyhodnocení tla ítek se provátí po p íchodu synchroniza ního impulsu a to je každých 10ms. Proto zm enou dobu 100ms lze vyjád it jako deset p ijatých synchroniza ních impulz . Obdobn doba 1s je 100 synchroniza ních impulz . Algoritmus musí být pr chozí. To znamená, že jeho vykonávání nem že zabrat mnoho takt procesoru. Nem že ekat na okamžik uvoln ní tla ítka. Algoritmus by se mohl p irovnat k sekven nímu obvodu. S každým jeho vykonáním se zjistí a uloží nové stavy, na základ kterých se v následujícím cyklu ur í a uloží nové stavy. K jeho realizaci jsou proto nutné bitové prom nné k zaznamenání stav a pam ové místo pro odm ení zpožd ní. Filtr rušivých impuls musí ignorovat zm ny kratší než 100ms tedy 10 cykl . V p ípad , že by bylo tla ítko dlouho uvoln né, po jeho stisku se nejprve musí odpo ítat 10 cykl a poté až nastavit prom nné pro stisk tla ítka spolu s nastavením nového odpo ítávání 90 cykl – 900ms. P i stisku kratším jak 10 cykl se stisk ignoruje. Obdobn algoritmus pracuje v dob , kdy tla ítko je stisknuto delší dobu než 100ms. Po jeho uvoln ní se op t za ne odpoítávat 10 cykl . Pokud se do této doby tla ítko znovu stiskne, neprovede se zm na stav a tento krátký rušivý impuls se ignoruje. Jediný problém, který by mohl nastat u takového filtru, je opakování krátkých impuls . Filtr by pak nepropustil i užite ný signál. Neustále by se obnovovalo odpo ítávání 10-ti cykl v horní i v dolní úrovni. Ale k takovému stavu by mohlo dojít jen za silného rušení a to by nefungoval i celý regulátor. Vyhodnocení krátkého stisku mezi 10 až 100 cykl se m že provést až po uvoln ní tla ítka, protože v dob stisku tla ítka program netuší, zda uživatel chce držet tla ítko krátce nebo dlouze. Až po jeho uvoln ní program rozpozná, podle p íznakových bit , zda bylo tlaítko drženo krátce nebo dlouze a podle toho vykoná p íslušné zm ny. Pokud bylo tla ítko stisknuto krátce, tedy 10 až 100 cykl a byla nastavena ur itá efektivní hodnota nap tí, okamžit se nastaví nulová efektivní hodnota nap tí. P i nulové efektivní hodnot nap tí se po krátkém stisku nastaví p íznak a2 pozvolného zvýšení efektivní hodnoty nap tí. Na tento p íznak zareaguje jiná ást programu, která bude postupn každých 10ms zvyšovat efektivní hodnotu nap tí až do maximální hodnoty. Tato ást programu zajistí pozvolné zvyšování nap tí. Je-li tla ítko stisknuto déle jak 100 cykl , automaticky se zvýší nebo sníží hodnota nap tí. O tom, jestli se nap tí za ne zvyšovat nebo snižovat, se rozhodne podle p edcházející zm ny. Jestliže se p i poslední pozvolné zm n nap tí zvyšovalo, za ne se nap tí snižovat. Po zm n nap tí o jeden krok se za ne odpo ítávat 20 cykl do další zm ny. Díky tomu se zvyšování nap tí zrychlí a zm na celého rozsahu nap tí zabere 6s. Po uvoln ní tla ítka po dlouhém stisku se musí provést zm na p íznakového bitu a1, který informuje o tom, jestli se bude p idávat nebo ubírat. Další dobrou funkcí je automatické nastavení tohoto p íznakového bitu po uplynutí doby 10s. Pak se uživatel m že spolehnout, že se stiskem tla ítka se bude efektivní hodnota vždy snižovat. Tla ítko dálkového ovládání i tla ítko umíst né na regulátoru mají stejné funkce, proto využívají stejné ásti programu. Algoritmus zpracování stisk tla ítek je znázorn n na Obr. 27.
26
Obr. 27: Vývojový diagram obsluhy tla ítek
27
4 Výpo et doby sepnutí spína e Efektivní hodnotu nap tí je možné m nit ve 32 krocích. Každé efektivní hodnot nap tí odpovídá doba sepnutí výkonového spína e. Aby se zajistila rovnom rná zm na efektivní hodnoty nap tí, je nutné odvodit vztahy, kterými se t chto 32 krok vypo ítá. Regulátor je navržen pro regulaci efektivní hodnoty nap tí na žárovce. Intenzita žárovky je úm rná výkonu, který je do žárovky dodáván. Proto, pro rovnom rné zvyšování intenzity osv tlení, by bylo lepší vypo ítat doby sepnutí tak, aby se rovnom rn zvyšoval výkon.
4.1 Odpor žárovky Výkon, kterým svítí žárovka, závisí na velikosti a pr b hu okamžité hodnoty nap tí a na velikosti odporu žárovky. Odpor žárovky se m ní se zm nou výstupního výkonu. Aby bylo možné odvodit vztah pro výpo et výstupního výkonu žárovky v závislosti na dob sepnutí výkonového spína e, bylo nutné vyjád it závislost odporu vlákna žárovky na efektivní hodnot nap tí rovnicí. Byly zm eny V-A charakteristiky u ty žárovek a vypo ten odpor pro všechna m ená nap tí. Nam ené a vypo tené hodnoty jsou v Tab. 4.1 Grafické znázorn ní závislosti je v grafu na Obr. 28. Podle tvaru pr b h zm ené závislosti je možné aproximovat závislosti funkcí (4.1), kde a, b jsou parametry funkce. R b.Uef a (4.1) Metodou nejmenších tverc , uvedenou v [4], je možné tuto funkci aproximovat ke zm ené charakteristice. P íklad výpo tu koeficient a, b rovnice (4.1) bude uveden pro 100W žárovku. Aby se zjednodušil výpo et, byla rovnice upravena do tvaru (4.2). R 2 b.Uef a (4.2) Soustava rovnic pro výpo et koeficient a, b metodou nejmenších tverc (4.3).
a.(n 1) b.
n
n
U ef
i 0
a.
n
Uef b.
i 0
25W U [V] I[mA] 20,00 24,30 40,00 37,10 60,00 47,80 80,00 57,00 100,00 65,20 120,00 72,90 140,00 80,00 160,00 86,10 180,00 92,50 200,00 98,50 220,00 104,10 230,00 107,00
R[ ] 823,0 1078,2 1255,2 1403,5 1533,7 1646,1 1750,0 1858,3 1945,9 2030,5 2113,4 2149,5
apr Rapr [ ] 928,8 1106,9 1260,1 1396,6 1520,9 1635,8 1743,1 1844,2 1940,0 2031,4 2118,7 2161,1
n
i 0
U ef
n
2
i 0
40W I[mA] 55,3 70,8 83,7 94,9 105,7 115,6 124,2 132,2 140,0 147,6 155,0 158,4
R2
R[ ] 361,7 565,0 716,8 843,0 946,1 1038,1 1127,2 1210,3 1285,7 1355,0 1419,4 1452,0
(4.3) 2
R .U ef
i 0
Apr Rapr [ ] 424,4 600,3 735,2 848,9 949,1 1039,7 1123,0 1200,5 1273,3 1342,2 1407,7 1439,4
60W I[mA] 90,8 115,5 136,2 155,2 172,5 189,6 205,0 219,0 233,0 246,0 259,0 264,0
R[ ] 220,3 346,3 440,5 515,5 579,7 632,9 682,9 730,6 772,5 813,0 849,4 871,2
Tab. 4.1: Zm ené a vypo tené hodnoty
28
apr Rapr [ ] 256,6 362,8 444,3 513,0 573,5 628,2 678,5 725,4 769,4 811,0 850,6 869,7
100W I[mA] 127,2 168,7 206,0 239,0 269,0 296,0 322,0 346,0 369,0 390,0 410,0 421,0
R[ ] 157,2 237,1 291,3 334,7 371,7 405,4 434,8 462,4 487,8 512,8 536,6 546,3
apr Rapr [ ] 163,7 231,5 283,5 327,4 366,1 401,0 433,1 463,0 491,1 517,7 543,0 555,2
Grafické závislosti velikosti odpor žárovek v závislosti na efektivní hodnot nap tí jsou uvedeny v p íloze A. Dosazení zm ených hodnot do rovnice (4.3). a.12 b.1550 2070569,35
(4.4) a.1550 b.2402500 3209382499 Výsledek rovnice (4.4): a=-0,3812.10-3 0, b=1335,9 Rovnice všech zm ených žárovek: R100W 1335,9.Uef (4.5) R60W
3288.Uef
R40W
81,1
(4.6)
9007,8.Uef (4.7)
R25W 18132.Uef 504237 (4.8) Pro srovnání jsou v p íloze A znázorn ny zm ené a vypo tené pr b hy závislosti velikosti odporu žárovky na efektivní hodnot nap tí. Pro ur ení odporu je pot eba vypo ítat efektivní hodnotu nap tí p i zadaném úhlu sepnutí . Defini ní vztah pro výpo et efektivní hodnoty nap tí (4.9) uvedený v [5] a zjednodušení vztahu pro výpo et (4.10). 2
2
2.U .sin 2 td t
U ef .2
(4.9)
0
Uef
1 . 2 0
2
2.U .sin 2 td t
U2
(
sin .cos ) U
1
(
sin .cos ) (4.10)
4.2 Výpo et výstupního výkonu Výkon u stejnosm rného proudu a nap tí je dán vztahem (4.11). U P U .I U . [W;V,A, ] (4.11) R Výkon harmonického proudu a nap tí je dán vztahem (4.12) uvedený v [5]. U2 1 U2 U ( sin .cos ) 2 .U . sin t. 2 . . sin td t sin 2 td t P P u (t ).i(t ) 2 0 .R 0 .R R [W;V, ] (4.12) Hodnoty závislosti výstupního výkonu na nastaveném úhlu sepnutí pro odpor a pro žárovku jsou uvedeny v Tab. 4.2. [RAD] R = 882 60W žárovka
0,00 0,31 0,63 0,94 1,26 1,57 1,88 2,20 2,51 2,83 3,14 0,00 0,39 2,92 8,91 18,38 29,99 41,60 51,06 57,06 59,59 59,98 0,00 1,38 6,30 14,56 25,05 36,17 46,23 53,91 58,60 60,53 60,83
Tab 4.2: Vypo tené hodnoty výkon Grafické závislosti výstupního výkonu na nastaveném úhlu
29
jsou uvedeny v p íloze A.
4.3 Výpo et tabulky V tabulce je uloženo 32 konstant odpovídajících dob sepnutí, které odpovídají nastaveným výkon m. Zkoušením bylo zjišt no, že minimální výkon žárovky by nem l klesnout pod 17W. Menší výkon by bylo zbyte né regulovat, protože intenzita osv tlení žárovky je malá. Dalším omezením rozsahu nastavované efektivní hodnoty nap tí je maximální doba sepnutí 7ms po pr chodu nulou, aby napájecí zdroj sta il napájet regulátor. Výkon p i této dob je dán u 60W žárovky vztahem (4.12) a (4.6). Doba mezi synchroniza ními impulzy je 10ms. Ve vztazích pro výpo et výkonu se po ítá s úhlem a ten se vypo ítá podle vztahu (4.13). tsep 7 (4.13) . . 2,199 [rad; ms, ms] 10 tcelk Po dosazení do vztah (4.12) a (4.6) je pro 60W žárovku P7ms=53,9W. V tabulce budou rovnom rn rozd lené výkony v rozmezí 17W až 53,9W ve 31 krocích. T chto 31 krok by bylo nejlépe vypo ítat podle ur itého vztahu, aby byla zaru ena linearita. P íklad vztahu pro výpo et rovnom rného rozd lení výkonu do 31 krok je v rovnici (4.14). Pmax Pmin PL (n) .n Pmin , n=<0,30> (4.14) 30 Takto rozd lené výkony nezajistily rovnom rné zvyšování jasu. Jeden krok na malém výkonu vyvolal menší jasovou zm nu než jeden krok v okolí maxima. Zlepšení rovnom rného zvyšování intenzity osv tlení bylo docíleno tak, že se rovnom rn nerozd lily p ímo výkony, ale hodnoty výkon po transformaci funkcí ex. Proto byla tabulka vypo tena podle vztah (4.15), (4.16), (4.17). Volbou hodnoty Emax se nastavuje rychlost zm ny u minima a u maxima. ím je Emax v tší, tím jsou rozdíly rychlostí v tší. Výpo et jednotlivých krok je dán rovnicí (4.15). (e E ( n ) 1).Pmax (4.15) PT (n) (e E max 1) Výpo et rovnom rného nár stu transformovaných hodnot E v 31 krocích. Emax Emin E ( n) .n Emin , n=<0,30> (4.16) 30 Výpo et minimální hodnoty E ze zadaných hodnot Pmin, Pmax, Emax. P .(e E max 1) (4.17) Emin ln( min 1) Pmax Vypo tené hodnoty pro 60W žárovky, kde Pmin=17W, Pmax=53,9W a Emax=3 jsou uvedeny v Tab. 4.3. N Pl [W] PT [W] N Pl [W] PT [W]
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
17
18.2
19.4
20.7
21.9
23.1
24.3
25.6
26.8
28.1
29.3
30.5
31.7
32.9
34.2
17
17.7
18.4
19.1
19.9
20.7
21.6
22.5
23.4
24.3
25.3
26.3
27.3
28.4
29.5
16 36. 6 31. 9
17
18
19
20
21
22
23
24
25
26
27
28
29
30
37.9
39.1
40.3
41.6
42.8
44.0
45.2
46.5
47.7
48.9
50.2
51.4
52.6
53.9
33.1
34.4
35.7
37.1
38.5
40.0
41.5
43.1
44.8
46.4
48.2
50.1
51.9
53.9
Tab. 4.3 Vypo tené výkony pro jednotlivé kroky
30
Grafické závislosti vypo tené závislosti nastavené hodnoty n na výstupním výkonu P jsou uvedeny v p íloze A. Takto rozd lené výkony je t eba p evést na dobu sepnutí. Byl odvozen vztah (4.12) pro výpo et výkonu podle zadaného úhlu sepnutí. Bylo velice problematické z tohoto vztahu odvodit vztah pro výpo et úhlu sepnutí, proto se použil vztah (4.12) a itera ní metodou se vypo ítá odpovídající úhel sepnutí zadaného výkonu. Byla zvolena metoda se en uvedená v [4], protože se pom rn rychle dojde k výsledku a nevyžadují se komplikované výpo ty. Základní vztah této metody p edstavuje rovnice (4.18). xk xk 1 xk 1 xk . f ( xk ) (4.18) f ( xk ) f ( xk 1 ) Tato metoda umož uje nalezení nulového ko ene. Je proto nutné funkci (4.12) upravit tak, aby nulový ko en byl požadovaný výsledek – rovnice (4.19). U2 0 ( sin .cos ) PT (n) [W;V, ] (4.19) .R P esnost výpo tu je dána podmínkou opušt ní itera ní smy ky. Podle vztahu (3.1) bude 10ms odpovídat 12000 takt procesoru. Perioda sí ového kmito tu je 50Hz a tomu odpovídá doba jedné periody 20ms a tomu odpovídá úhel 2 . Pot ebná minimální p esnost je dána vztahem (4.20). 262.10 6 rad
(4.20) 12000 Procesor umož uje m nit úhel po 262.10-6rad, protože odm uje as po krocích. Byla zvolena podmínka pro opušt ní z itera ního cyklu tak, aby rozdíl mezi jednotlivými výsledky byl menší než 10*10-6. Tato podmínka zajistí dostate nou p esnost výpo tu. Vypo tený úhel se p evede na dobu úpravou vztahu (4.13) na vztah (4.21). .tcelk tsep [ms;ms,rad] (4.21) min
Doba sepnutí tsep se p evede vztahem (3.1) na po et takt procesoru. Z po tu takt je pot eba ur it konstanty pro procesor tak, aby program odm il zadaný po et takt . Odm ený po et takt by se mohl vypo ítat podle rovnice (4.22). n 256.reg1 reg 2 korekce (4.22) Hodnota reg1 vyjad uje po et vykonaných p erušení od asova e1 a hodnota reg2 se nastaví do registru asova e1, aby asova na této hodnot vykonal p erušení programu. Hodnota korekce je dopln na až p i kontrole vypo tených a simulovaných takt . Rozdíl mezi simulací a výpo tem je zp soben vykonáváním instrukcí, které jsou nutné pro b h programu. V pam ti programu jsou umíst ny dv tabulky dat. Jedna slouží pro odm ení doby sepnutí a druhá slouží pro odm ení doby 8ms mezi pr chodem nulou a ukon ením buzení rozepnutí výkonového spína e. Hodnoty první tabulky vyjad ují dobu o 500µs kratší než je požadovaná doba sepnutí. Po et takt zpožd ní, které zajistí první tabulka, se vypo ítá podle vztahu (4.23). ntab1 n tk . f osc n 500µs.1,2 MHz n 600 (4.23) Po et takt zpožd ní druhé tabulky se vypo ítá podle vztahu (4.24). (4.24) ntab 2 tmax . f osc n 8ms.1,2 MHz n 9600 n Pro zjednodušení celého výpo tu byl vytvo en m-file pro program Matlab, který provede výpo et tabulek.
31
5 Záv r Bylo navrženo schéma regulátoru efektivní hodnoty nap tí založené na horizontálm impulzovém ízení. Dále byly vypo ítány hodnoty sou ástek a prakticky odzkoušeny. Podle navrženého schéma byl vytvo en návrh desky plošného spoje. Nav ená deska má oválný tvar o rozm rech 58x51mm. Deska o t chto rozm rech se bude moci umístit pod klasický vypína osv tlení. V návrhu byl použit nestandardní výkonový spína realizovaný pomocí usm r ova e s tranzistorem MOSFET. Tento tranzistor je pln iditelný a proudov nenáro ný na ízení. Detektor pr chodu nulou byl zpo átku realizován pomocí kondenzátor a polem ízeného tranzistoru, ale p i praktickém testování bylo zjist no, že p sobením kondenzátor dochází k fázovému posuvu a tím k chybnému ur ení pr chodu nulou. Proto byl použit opto len napájený p es odpor, u kterého nedochází k tomuto jevu. K detekci IR kódu byl použit jednoú elový integrovaný obvod, který svými vlastnostmi zcela vyhovuje pro danou funkci. Dále byl navržen program pro procesor ATtiny15. Program po zapnutí regulátoru nejprve provede kalibraci interního RC oscilátoru a poté zapne filtr proti rušení. Kalibrace se periodicky provádí každých 60minut, aby se korigovala p ípadná odchylka oscila ní frekvence oscilátoru p sobením vn jších vliv . Nejd ležit jším úkolem programu je odm ení doby sepnutí spína e po pr chodu okamžité hodnoty nap tí nulou. Proto je tato doba odm ena pomocí asova e 1, který nevnese chybu do m ení p i vykonávání jiných ástí programu. Okamžik pr chodu nulou procesor detekuje pomocí p erušení od externího vývodu INT0. Algoritmus detektoru IR kódu je umíst n v hlavní smy ce programu s m ením as pomocí asova e 0. Ovládání procesoru zajiš ují dv tla ítka p ipojená k procesoru a detektor IR kódu. Jedno tla ítko, které není snadno dostupné, slouží k nau ení p ijímaného IR kódu. Druhé tlaítko má stejné funkce jako tla ítko dálkového ovládání, které vyšle nau ený IR kód. Lze jím celý regulátor ovládat a nastavovat. Jsou zde rozlišeny krátké a dlouhé stisky tla ítek a podle nich se vyhodnotí operace, která se má provést. Efektivní hodnotu nap tí lze m nit ve 32 krocích. Jednotlivé úrovn byly vypo ítány tak, aby p ipojená žárovka rovnom rn zvyšovala jas p i postupném zvyšování úrovn . Toho bylo docíleno tak, že se rovnom rn nezvyšuje velikost efektivní hodnoty nap tí, ale podle ur ité transforma ní funkce výkon p ipojené žárovky. Rozsah regulace výkonu p ipojené 60W žárovky je od 17W do 53W. Regulovat výkon menší než 17W nem lo smysl, protože žárovka p i tomto výkonu už svítí velmi málo a takový jas už je nepoužitelný. Maximum 53W je dáno omezením napájecího zdroje, aby byl schopen dodávat dostate né nap tí pro regulátor.
32
Literatura [1]
Boušek, J.,Brzobohatý, J., Musil, V. Bajer, A.,Prokop, R.. Elektronické sou ástky, 2005 [online]. URL:
[2]
Novotný, V., Vorel, P., Pato ka, M.. NAPÁJENÍ ELEKTRONICKÝCH ZA ÍZENÍ, 2005 [online]. URL:
[3]
David, Matoušek. Práce s mikrokontrolery ATMEL AVR. Praha: BEN, 2003. ISBN 80-7300-088-1.
[4]
Fajmon, B., R ži ková, I.. MATEMATIKA 3, 2005 [online]. URL:
[5]
Vrba, Jaromír. VÝKONOVÁ ELEKTRONIKA 1, 2005 [online]. URL:
[6]
ATMEL. 8-bit AVR Microcontroller with 2K Bytes Flash In-Systém Programmable Flash ATtiny15(L),2005 [online].URL:
[7]
HW server. Normy pro IR datový p enos,1999 [online]. URL:
[8]
ATMEL. RC5 IR Remote Control Receiver, 2002 [online]. URL:
[9]
Vishay. Photo Modules for PCM Remote Control Systems,1998 [online]. URL:
[10]
International Rectifier. POWER MOSFET, 2006 [online]. URL:
[11]
KingBright. Optocoupler series KB817, 2002 [online]. URL:
33
P íloha A
34
Záv islost e fe ltiv ní hodnoty nap tí na odporu 2500,0
2000,0 25W 40W 1500,0
60W 25W apr
R
35
100W 40W apr
1000,0
60W apr 100W apr 500,0
0,0 0,00
50,00
100,00
150,00
Uef [V]
200,00
250,00
Graf závislosti výstupního výkonu na nastaveném úhlu pro odpor a žárovku 70,00 60,00
36
P [W]
50,00 40,00 60W žárovka
30,00 20,00 10,00 0,00 0,00
0,50
1,00
1,50
2,00
alfa [Rad]
2,50
3,00
3,50
Graf vypo te né závis losti nastave né hodnoty n na výstupním výkonu P
60 55
37
výstu pn í výkon P [W ]
50 45 40
PL PT
35 30 25 20 15 0
3
6
9
12
15
18
nastavená úrove n[-]
21
24
27
30
