VYSOKÉ UČENÍ TECHNICKÉ V BRN Fakulta elektrotechniky a komunikačních technologií Ústav mikroelektroniky

VYSOKÉ UČENÍ TECHNICKÉ V BRN Fakulta elektrotechniky a komunikačních technologií Ústav mikroelektroniky

Ing. Josef Šandera, Ph.D.

Technologie a spolehlivost pájeného p ipojení elektronických modul a součástek pro povrchovou montáž Technology and reliability of solder connection electronic modules and compoments in surface mount assembly

Zkrácená verse habilitační práce

Brno 2010

Klíčová slova: Elektronický modul, elektronické spojení modul , 3D konstrukce, elektronické materiály, LTCC keramika, bezolovnaté (LF) pájky, elektronické technologie, zrychlené cyklování, termomechanické namáhání, únavové modely pájeného spoje, analýza FEA, cyklování pomocí Peltierových článk , identifikace poruch, pájení a spolehlivost čipových součástek.

Key Words: Electronic module, electronic connection of modules, 3D construction, electronic materials, LTCC ceramic, lead-free solders, electronic technology, accelerated cycling, thermomechanical loading, fatigues models of solder joint, FEA analysis, cycling with Peltier elements, failure identification, soldering and reliability of chip components.

Originál habilitační práce je dostupný na v deckém odd lení d kanátu FEKT VUT v Brn , Technická 10, 616 00, Brno

© Šandera Josef, 2010 ISBN 978-80-214-4221-4 ISSN 1213-418X

P EDSTAVENÍ AUTORA ....................................................................................... 4 1 ÚVOD ...................................................................................................................... 5 1.1

Konstrukce modul na úrovni desek elektroniky – elektronické moduly ........................... 5

2 POUŽÍVANÉ MATERIÁLY A TECHNOLOGIE ................................................ 6 3 TERMOMECHANICKÉ NAMÁHÁNÍ A SPOLEHLIVOST SPOJE .................. 6 3.1 3.2 3.3 3.4

Zrychlené zkoušky spolehlivosti ATC (Accelerated Thermal Cycling) .............................. 7 Únavové modely a teorie pro mechanické poruchy pájeného spoje .................................... 8 Darveauxova teorie vzniku poruchy (Darveaux’s Theory).................................................. 9 Stanovení životnosti pájeného spoje metodou konečných prvk (FEA) ............................. 9

4 VÝSLEDKY VÝZKUMU V OBLASTI SPOJOVÁNÍ ČIPOVÝCH SOUČÁSTEK A ELEKTRONICKÝCH MODUL A ZJIŠ OVÁNÍ SPOLEHLIVOSTI SPOJENÍ ................................................................................ 11 4.1

4.2

4.3 4.4

4.5

Zjiš ování spolehlivosti pájeného spoje pro čipové součástky .......................................... 11 4.1.1 Shrnutí výsledk simulace ...................................................................................... 14 4.1.2 M ení termomechanické spolehlivosti čipových součástek .................................. 14 4.1.3 Shrnutí dosažených výsledk m ení...................................................................... 22 P ipojení elektronických modul na základní desku a ešení 3D konstrukcí .................... 22 4.2.1 P ipojení modulu na základní desku pomocí čipových součástek (CwC-Connection with Components) ................................................................................................. 23 M ení spolehlivosti propojení CwC .............................................................................. 24 M ení spolehlivosti navrhovaných spojení modul ......................................................... 25 4.4.1 Vyhodnocování poruchy spoje ............................................................................... 25 4.4.2 Cyklovací za ízení .................................................................................................. 26 Záv ry, které vyplývají z provád ných experiment ......................................................... 28

5 SEZNAM LITERATURY POUŽITÉ V HABILITAČNÍ PRÁCI ...................... 29

3

P EDSTAVENÍ AUTORA

Josef Šandera (1951) V roce 1976 absolvoval Vysoké učení technické Brno, fakultu elektrotechnickou, obor elektrotechnologie. Po jejím dokončení pracoval jako vývojový pracovník v závodu Metra Blansko, závod Brno, pozd ji ZPA Brno v oblasti programování mikropočítač , pozd ji d lal vedoucího odd lení racionalizace v témže podniku. Poté pracoval dva roky ve Výzkumném ústavu m ící techniky v Brn . Od roku 1994 je zam stnán jako asistent, pozd ji odborný asistent na VUT, FEKT Brno, Ústav mikroelektroniky. V roce 2004 úsp šn dokončil postgraduální doktorské studium v oboru Elektronická a elektrotechnická technologie a obhájil doktorskou práce na téma „Design and Reliability of the Connection in 3D Electronic Systems“. Jeho odborným zam ením na fakult jsou moderní elektronické a mikroelektronické konstrukce, termomechanická spolehlivost pájených spoj , metodika návrhu plošných spoj , teorie vakuových proces , teorie vakuových za ízení a vakuové technologie, vakuové napa ování. V rámci pedagogického p sobení se podílí na výuce celé ady p edm t bakalá ského i magisterského studia. Jedná se o p edm t „Mikroelektronické praktikum“, kterého je garantem a spoluzakladatelem, dále učí a je garantem p edm tu „Elektrovakuové p ístroje a technika nízkých teplot“, vede cvičení v p edm tu „Vakuová technika“. P ibližn deset let realizoval odborné teoretické i praktické vzd lávací kursy z oblasti elektrotechnologie pro techniky a ostatní zam stnance pr myslových podnik . Již dvakrát realizoval vyžádané odborné p ednášky na universit v zahraničí. Je autorem mnoha vysokoškolských skript, napsal odbornou knihu, která se v nuje návrhu plošných spoj . Aktivn pracuje jako člen technické normalizační komise na ÚNMZ, podílí se na posuzování norem a vypracovávání českých dodatk k normám. Podílel se na ešení n kolika českých grant , současné dob je hlavním ešitelem společného grantu s pr myslem. Účastnil se celé ady odborných konferencí doma i v zahraničí, publikoval v odborných časopisech. Je spoluautorem jednoho patentu, jednoho autorského osv dčení a autorem užitného vzoru.

4

1 ÚVOD V rámci práce jsou za mikroelektronické moduly považovány obvodov samostatné jednotky. Vodivé propojení, pasivní součástky a aktivní součástky jsou realizovány p ímo na k emíkovém substrátu, p i použití technologií, které se používají p i realizaci polovodičových struktur. Za elektronické moduly jsou v práci považovány samostatné elektronické jednotky realizované na organickém, nebo anorganickém substrátu. Propojení jednotek je realizováno technikou plošných spoj , nebo tlustou vrstvou, pasivní i aktivní součástky jsou v pouzdrech SMD. V současné dob se používají konstrukce s jednou základní deskou, avšak čast ji se realizují konstrukce, u kterých je použito n kolik desek, skládaných do osy z, tzv. 3D konstrukce. Takto se mohou vrstvit samostatné čipy, desky s více samostatnými čipy (multičipy), p ípadn desky na organickém, nebo anorganickém substrátu, na kterých jsou umíst ny aktivní i pasivní součástky v SMD pouzdrech. Elektrické p ipojení modul na základní desku se realizuje nejčast ji pájením, v současné dob se používají m kké bezolovnaté pájky. V p ípad modul , nebo čipových součástek se jedná o tzv. nepružné spojení. Vlivem oh evu systému a v d sledku montáže, anebo provozem dochází z d vod r zné tepelné délkové roztažnosti k mechanickému namáhání pájených spoj . Toto má vliv na jejich spolehlivost. Spolehlivost se zjiš uje zrychleným cyklováním.

1.1 KONSTRUKCE MODUL NA ÚROVNI DESEK ELEKTRONIKY – ELEKTRONICKÉ MODULY V p ípad tohoto druhu spojení se jedná o ešení, p i kterém jsou na hlavní desku plošného spoje (mainboard, motherboard) elektronicky p ipojovány samostatné moduly. Moduly jsou osazeny SMD součástkami ve standardních pouzdrech, nebo obsahují multičipové moduly, samostatné čipy. Moduly mohou rovn ž vrstveny v ose z, tím vznikají tzv. 3D konstrukce. P i návrhu spojení modulu se základní deskou je vždy preferována podmínka použítí standardních technologií, které se používají v povrchové montáži. Možná provedení jsou uvedena na obrázku 1.1. Modul je ešen v tšinou tak, že zastává samostatnou funkci. Tímto zp sobem mohou být ešeny LCD displeje, BLUETOOTH moduly, GPS moduly a další. Spousta společností eší elektronické levné a spolehlivé propojení modul se základní deskou.

a) Klasické provedení b) 3D provedení Obrázek 1.1: Princip modulového spojení na úrovni desek elektroniky

Existuje celá ada p ipojení, které jsou realizovány klasickou formou ve tvaru kolíčk , pružinek a mikrodrátk . Práce se hlavn v nuje nepružným spojením, mezi které pat í spojení kuličkami, výstupky (bumps), na hranu a nové ešení pomocí SMD součástek.

5

2

POUŽÍVANÉ MATERIÁLY A TECHNOLOGIE

Pro konstrukci modul a jejich elektrickému p ipojování k základní desce jsou využívány p evážn standardní technologie, které se využívají p i konstrukci elektronických a mikroelektronických sestav. Z nejpoužívan jších technologií jsou to hlavn SMD montáž do pájecí pasty, pájení p etavením, pájení pomocí horkého vzduchu a pájení v parách, technologie tenké a tlusté vrstvy, „mikrovia“ technologie a další. Elektrické vlastnosti modulového zapojení výrazn ovliv uje výb r vhodného materiálu pro základní podložku elektronického modulu. Je podmín n hlavn elektrickými vlastnostmi zapojení, velikostí modulu a zp sobem p ipojení na základní desku. V tšinou se používají podobné materiály, jako je materiál plošného spoje, na který se modul pájí. Toto ešení značn zjednodušuje situaci z hlediska termomechanického namáhání. Pokud je z elektrického hlediska nutno použít jiný materiál, nejčast ji keramický materiál, který má výrazn jinou délkovou roztažnost, hledají se konstrukce a ešení, která snižují termomechanické namáhání. D ležitým faktorem, který také ovliv uje ešení je cena spojení. V nezkrácené versi práce jsou uvedeny materiály a technologie, které se b žn používají s uvedenými odkazy na podrobnou literaturu. Podrobn v ní uvádím nové materiály a technologie, které se začaly používat v posledních deseti letech. Z nových materiál je v práci podrobn uvedena keramika s nízkou teplotou výpalu LTCC, aluminium nitrid AlN, bezolovnaté pájky a vodivá lepidla, jsou zde popisovány vsazené (embedded technologie) a n které typy 3D propojení.

3

TERMOMECHANICKÉ NAMÁHÁNÍ A SPOLEHLIVOST SPOJE

V d sledku rozdílného koeficientu tepelné roztažnosti CTE1 (Coefficient of Thermal Expansion) dochází p i zm nách teplot, které nastávají p i procesu pájení, montáže, nebo v b žném provozu ke zm n rozm ru jednotlivých částí systému, což má za následek také zm nu pnutí a tvaru pájeného spoje, Pokud jsou části nepružné spojeny (m že se jednat o pájku, vodivé lepidlo), vyvolává zm na rozm ru v relativn nepružném spojení zm nu pnutí . Za nepružné spojení je možno považovat spojení uvedené na obrázku 3.1. Obrázek ukazuje možnosti p ipájení elektronického modulu na základní desku. LD

pájený spoj pájený spoj

LD

Materiál I.

Materiál II.

a) b) s Obrázek 3.1: Základní geometrie bezvývodového spojení 1

N kdy se používá označení TCE (Thermal Coefficient of Expansion), norma IPC-SM-785 používá CTE.

6

hx

h

Materiál I.

Materiál II.

Uspo ádání podle obrázku 3.1a se využívá mimo modul pro technologii FLIP-CHIP, BGA pouzdra, SON pouzdra. U tohoto typu spojení není nutno osazovat součástku, nebo modul do pájecí pasty. Uspo ádání podle obrázku 3.1b je typické pro pájené součástky v čipových pouzdrech SMD, LCCC u modul pro p ipojení p es hranu. Velikost termomechanického pnutí , které vzniká v d sledku p ípadných rozdíl teplot T substrátu (materiál I.) a podložky (materiál II.) a rozdílné délkové roztažnosti je možno v oblasti pružných zm n vyjád it vztahem (3.1),

σ e = E.Δε e = E.F .

LD .Δα .ΔT h

(3.1)

kde, hodnota pom rného posunutí e v oblasti pružných zm n je závislá na vzdálenosti spojení od nulového bodu (LD), rozdílu koeficient délkové roztažnosti substrátu a teplot (materiál I.) a podložky (materiál II.) ( , T mismatch) a výšce spoje h, p ípadn hx. tak, jak ukazují obrázky 3.2a, 3.2b. Výška spoje hx bývá v literatu e p edm tem diskusí. Konstanta F je dána konstrukcí spoje a pohybuje se od 0,7 do 1,5. E je teplotn závislý Young v modul pružnosti. Tento stav pružných zm n popsaných rovnicí však nastává v popisované struktu e velice krátkou dobu, v tšinou jsou zm ny rozm ru tak velké, že dochází k nelineárním zm nám, a k trvalé deformaci spoje, které jsou charakteristické tečením materiálu.

3.1 ZRYCHLENÉ ZKOUŠKY SPOLEHLIVOSTI ATC (ACCELERATED THERMAL CYCLING) Testování spolehlivosti pájeného spoje p i normálních podmínkách je drahé, zdlouhavé a pro svoji délku neproveditelné. Proto se únavové mechanismy, které zp sobují poruchu vyvolávají zrychlenými testy. Hlavním smyslem zrychleného cyklování je vyvolání poruchy d íve než by se d lo za normálních podmínek. Strategie zrychlených test spočívá v tom, že porucha zp sobena únavou je vyvolána za kratší dobu, než by se projevila za b žného provozu. Toho lze dosáhnout zv tšením amplitudy namáhání, nebo zvýšením frekvence aplikovaných zm n. Tyto okolnosti však musí být voleny tak, aby nedošlo ke zm n p íčin poruchy. Pro stanovení spolehlivosti se používají zrychlené testy. Pájený spoj je vystaven teplotním cykl m definované amplitudy a frekvence. Počet cykl do poruchy označovaný jako Nf závisí na amplitud , délce a frekvenci zat žování, v praxi se rozlišují tzv. Vysokocyklová únava (High Cycle Fatigue) – zkoumá chování spoje p i malých amplitudách a velkých frekvencích zat žování, zabývá se zkoumáním struktury mikrostruktur. P íkladem mohou být vibrační testy. Nízkocyklová únava (Low Cycle Fatigue) – zkoumá chování spoje p i nízkých frekvencích a vysokých amplitudách zat žování, často až do zničení spoje, termomechanické namáhání pat í do této skupiny.

7

3.2 ÚNAVOVÉ MODELY A TEORIE PRO MECHANICKÉ PORUCHY PÁJENÉHO SPOJE Únavových model používaných pro výpočet životnosti pájeného spoje existuje celá ada. Nejčast ji používané jsou, -

modely založené na trvalé deformaci. Pat í sem Coffin-Manson [26], [65], Engelmaier [26], [65], Salomon [18], Krecht and Fox [24], Shi [29] a další

-

modely založené na p ír stku viskoplastické p etvárné energie. Pat í sem Darweaux, MDRR( Multi-Domain Rayleigh-Ritz) [26], Morrow a další.

Pro výpočet termomechanické spolehlivosti pájených spoj se nejčast ji používá Coffin vManson v zákon (Coffin-Manson Law). Z tohoto vztahu m žeme stanovit velice často používaný Coffin-Manson v zákon.

Δε = CN f

−c

(3.2)

Zákon vyjad uje počet cykl do poruchy Nf v závislosti na amplitud pom rného posunutí kde c a C jsou materiálové konstanty. Obecný vztah zahrnuje plastické

p

,

i elastické deformace. e. Je možno jej p epsat do tvaru.

Δε = Δε e + Δε p = Ce N f

−ce

+ Cp N f

−c p

( 3.3)

kde Ce jsou konstanty pro elastické deformace a Cp jsou konstanty pro plastické deformace. Pro pájky v elektrotechnice jsou elastické deformace velmi malé (p ibližn 0,02%), takže se tento člen u v tšiny spolehlivostních model pro pájky v tšinou zanedbává. Pro výzkum spolehlivosti pájených spoj je t eba uvažovat, že nepružná deformace je složena z plastické deformace a tečení materiálu. Z toho d vodu je klasický Coffin Manson v model nevhodný, proto v roce 1985 Werner Engelmaier2 definuje rovnici, která je určena pro nízkocyklovou únavu a nezahrnuje vliv elastických deformací a p edpokládá, že plastické deformace mají pouze smykovou složku. Pro 50%ní pravd podobnost vzniku poruchy má rovnice tvar,

1 ⎛ 2ε f N f (50 % ) = ⎜⎜ 2 ⎝ Δε

⎞ ⎟⎟ ⎠

m

(3.3)

kde je koeficient tečení materiálu, neboli f je koeficient tažnosti (strain ductility factor) a velikost smykového p etvo ení (posunu) (creep-fatique damage). Engelmaier v model je velice jednoduchý a efektivní, je však t eba znát materiálové konstanty. Materiálové konstanty pro olovnatou pájku jsou uvedeny v [27].

2

Werner Engelmaier známý jako Mr. Reliability, president Engelmaier Asssociates,L.C, p edseda IPC komise pro spolehlivost

8

3.3 DARVEAUXOVA TEORIE VZNIKU PORUCHY (DARVEAUX’S THEORY) Tato teorie je založena na laboratorním m ení nízkocyklové únavy, která je charakteristická vznikem trhliny a jejím postupným rozši ováním v závislosti na nepružné p etvárné práci pájky. Metoda je založena na výpočtu a vyhodnocení viskoplastické p etvárné energie v každém teplotním cyklu metodou konečných prvk . Tato metoda se používá pro stanovení životnosti pájeného spojení. Spočívá v určení čty materiálových konstant K1 až K4, které slouží k výpočtu počtu cykl do poruchy. Tato metoda je značn citlivá na postup modelování. Nejv tší pozornost musí být v nována na určování stanovení správné tlouš ky a tvaru pájeného spoje. Je také t eba správn stanovit st ední hodnotu objemu, ve kterém probíhají plastické zm ny. Rovnice, které slouží k výpočtu počtu cykl do vzniku trhliny N0 a rychlosti ší ení trhliny da/dN vyjad ují vztahy (3.4) a (3.5). Wae je pr m rná stabilizovaná zm na energie plastické p etvárné práce jednoho objemového elementu. Charakteristický počet cykl do poruchy N (pro 63.2% vzork ) je možno spočítat ze vztahu (3.6),

N 0 = K 1 (Δ W ae )

K2

da = K dN

(3.4 )

Nα = N 0 +

3

(Δ W ae )K

4

(3.5 )

a (3.6 )

da dn

kde a je celková délka lomu p ed chybou, která ke definována jako kompletní odd lení pájeného spoje od pouzdra.

3.4 STANOVENÍ ŽIVOTNOSTI KONEČNÝCH PRVK (FEA)

PÁJENÉHO

SPOJE

METODOU

Dále popisuji postup, který používám ke stanovení životnosti pájeného spoje pro konkrétní geometrickou aplikaci s danými materiály včetn materiál pájky. Tento postup popisuji pro olovnatou pájku ve svém článku [25] v časopise Journal of Electrical Engineering. V literatu e, [76] jsou uvedeny výpočty pro struktury p ipájení polovodičových čip (technologie FLIP-CHIP), pájení pouzder integrovaných obvod s kuličkami (technologie BGA), s ploškami na hranách (pouzdra LTCC) n kolikavrstvé struktury a další. Výsledkem je stanovení počtu cykl do poruchy Nf . Tato hodnota se nejčast ji porovnává s experimentálními výsledky. Pro simulace se využívá programový balík ANSYS. Výpočet je založen na stanovení hodnoty p etvárné práce, která se spot ebovává v každém teplotním cyklu [38]. Na základ této hodnoty se počítá počet cykl , který je nutný na vytvo ení defektu ve form praskliny, která zp sobuje kontinuální elektrické p erušení pájeného spoje. Visko-plastické vlastnosti materiál v závislosti na teplot , (v tomto p ípad uvažujeme pájený spoj) definovali vztahem (3.7) GarofaloArrhenius. Zm na pnutí v materiálu vyjád ená zm nou rozm ru v závislosti na čase d cr/dt, neboli tečení materiálu (creep) je rovna, dε cr ⎛ K ⎞ −K 3 = K1 [sinh (K 2σ )] exp⎜ − 4 ⎟ dt ⎝ T ⎠

(3.7)

9

kde je odpovídající pnutí v pájce, K1 až K4 jsou materiálové konstanty. Tuto rovnici upravuje Anand, který stanovuje t i vztahy (3.19, 3.20, 3,21) ešením rovnice, 1

⎛ Q ⎞⎡ ⎛ ξσ ⎞ ⎤ m ε p = A exp ⎜ − ⎟ ⎢ sinh ⎜ ⎟⎥ ⎝ RT ⎠ ⎣ ⎝ s ⎠⎦ .

(3.8)

Ko enové rovnice jsou potom, ⎧⎪ a B ⎫ ⎪ s& = ⎨h0 ( B ) ⎬ε& p B ⎪⎭ ⎪⎩

(3.9)

s B = 1− * s

(3.10)

) ⎡ ε& p ⎛ Q ⎞⎤ s = s ⎢ exp⎜ ⎟⎥ ⎝ RT ⎠⎦ ⎣A *

n

(3.11)

Uvedené rovnice obsahují dev t materiálových konstant, které je t eba experimentáln určit. Velikost t chto konstant se v současné dob není jednotn určena, m že se lišit podle publikovaného článku. V tabulce 3.1 jsou uvedeny hodnoty konstant pro olovnatou eutektickou pájku a bezolovnatou pájku SAC. Zadáním materiálových konstant do programu je možno vypočítat p ír stky p etvárné práce Wae pro každý teplotní cyklus. Tuto hodnotu použijeme pro výpočet charakteristického počtu cykl do poruchy N . Tabulka 3.1: Materiálové konstanty pro Anand v model [39] Konstanta Konstanta

Symbol (jednotka) A [1/s]

62Sn36Pb2Ag [40] 2,3x107

Sn3,5Ag0,75Cu [41] 4,61x106

Sn2,0Ag0,5Cu [ 33 ] 2,42x107

11262

8400

8400

[-]

11

0,038

0,043

[-]

0,303

0,162

0,168

s [MPa]

80,79

1,04

1,005

n

[-]

0,0212

4,6x10-3

8,1x10-4

h0 [MPa]

4121,31

3090

3162

[-]

1,38

1,56

1,59

s0 [MPa]

42,32

-

-

Aktivační energie (activation energy) Multiplikátor nap tí

Q/R

Pom rná velikost p etvo ení v či nap tí) (Strain rate sensitivity of stress) Mezní hodnota deformačního odporu (Coefficient for deformation resistance saturation value) Pom rná citlivost mezního deformačního odporu (Strain rate sensitivity of saturation value) Koeficient tvrdosti (hardering coefficient) Pom rná citlivost zpevn ní (Strain rate sensitivity of hardering coefficient) Počáteční deformační odpor (initial deformation resistance)

m

a

[K]

Stanovení počtu cykl do poruchy se stanoví na základ Darveauxovy teorie podle rovnic (3.4), (3.5),(3.6) uvedených v p edchozí kapitole.

10

4 VÝSLEDKY VÝZKUMU V OBLASTI SPOJOVÁNÍ ČIPOVÝCH SOUČÁSTEK A ELEKTRONICKÝCH MODUL A ZJIŠ OVÁNÍ SPOLEHLIVOSTI SPOJENÍ Na VUT Brno, Fakult elektrotechniky a komunikačních technologií pracují v současné dob dv skupiny, které se zabývají, problematikou mikroelektronických a elektronických montážních technologií -

na Ústavu elektrotechnologie existuje laborato elektronických montážních technologií, která zajiš uje výuku p edm t a výzkum v této oblasti

-

Ústav mikroelektroniky disponuje laborato í mikroelektronických montážních technologií, která zajiš uje výuku p edm t a výzkum v této oblasti včetn problematiky pouzd ení.

Ob pracovišt jsou vybavena dostatečn na to, aby zajistila výuku a výzkum. V práci popisovanou tématiku eším společn se svými doktorandy na Ústavu mikroelektroniky. V tšina výzkumu bezprost edn navazuje na poznatky a m ení, která jsou popisované v mé disertační práci. Výzkum se soust e uje na stanovení termomechanické spolehlivosti pájeného spoje pro SMD montáž i spojování elektronických modul , realizovaného bezolovnatou pájkou. Tento parametr totiž výrazn ovliv uje celkovou spolehlivost spojení. Další výzkum probíhá v oblasti ov ení montážních, pájecích, spojovacích a dalších technologií použitých pro nové perspektivní materiály. Podle dostupných informací se tímto výzkumem v současné dob komplexn nezabývá žádné pracovišt v ČR.

4.1

ZJIŠ OVÁNÍ SPOLEHLIVOSTI PÁJENÉHO SPOJE PRO ČIPOVÉ SOUČÁSTKY

V této kapitole popisuji simulaci termomechanického pnutí p ipájených čipových rezistorových pouzder velikosti 1206. Výsledky simulací dávají p edstavu o rozložení tahových a tlakových sil p i pájení čipové součástky. P i simulaci byl uvažován stav, kdy se p edpokládá, že p i teplot nižších než 183 oC dojde k dokonalému zatuhnutí pájky. Pokud se bude teplota dále snižovat, postupn se zvyšuje termomechanické pnutí v systému. P i simulaci se p edpokládalo, že materiál pouzdra součástky je baryum titanát, jedná se tedy keramické kompenzátory, materiál podložky je organický substrát pro plošné spoje FR4. Pájení se uskutečnilo eutektickou pájkou Sn Pb s teplotou tání 183 oC. Obrázky 4.1, 4.2, 4.3, 4.4 znázor ují postupné zvyšování namáhání p i teplotách 120, 80, 20 a -10 oC. Hodnoty jsou uvád ny v MPa, červená barva znázor uje mechanický tah, modrá mechanický tlak.

11

Obrázek 4.1: Termomechanické pnutí pro pouzdro 1206 p i 120 oC

12

Obrázek 4.2: Termomechanické pnutí pro pouzdro 1206 p i 80 oC

Obrázek 4.3: Termomechanické pnutí pro pouzdro 1206 p i 20 oC

Obrázek 4.4: Termomechanické pnutí pro pouzdro 1206 p i -10 oC

13

4.1.1

Shrnutí výsledk simulace

Z provedených simulaci je patrno, že maximální namáhání se nachází v míst styku vývodu součástky s pájkou a v místech, styku pájky s plošným spojem. Simulace je značn zjednodušena, z objektivních p íčin se neuvažují vlastnosti vývod pouzdra, vlastnosti kovové vrstvy na plošném spoji, reálný zaoblený tvar menisku pájky, povrchová úprava desky a vývod součástky. Geometrické rozložení pnutí v sestav jsem pozd ji využil k rozboru vlastností sestavy CwC tj. p ipojení modul pomocí čipových součástek.

M ení termomechanické spolehlivosti čipových součástek

4.1.2

V rámci zám ru využít čipové součástky jako propojovací element p i p ipojení elektronických modul na základní desku, jsem se rozhodl v první fázi m it spolehlivost pájeného spojení čipových součástek p ipojených na základní desku plošného spoje. Pro experiment byly zám rn vybrány bezvývodové součástky s keramickým pouzdrem nejv tší velikosti, které se v současné dob vyrábí. Toto provedení je považováno za mezní p ípad, kdy se p edpokládá nejmenší spolehlivost pájeného spoje. Podobné ešení lze nalézt v [78]. V následujícím p ehledu jsou uvedeny parametry realizovaného spojení a testování, -

čipové resistory YAGEO 2512/0R, (pouzdro velikosti 6,325 mm x 3,036 mm), povrchová úprava vývod Ag/Ni/Sn; použitá technologie pájení vlnou a p etavením pájecí slitina pro pájení vlnou, SAC 305 (Sn96.5Ag3Cu0.5), tavidlo Kester 979 pájecí pasta pro pájení p etavením, SAC 305 (Sn96.5 Ag3 Cu0.5), tavidlo Kester EM 907 materiál plošného spoje FR4, tl. materiálu 1,5mm, tl. m di 35 m povrchová úprava plošného spoje, HAL (Hot Air Levelling), galvanické zlato, bezproudov nanesený cín(imersní), výrobce Gatema Boskovice parametry cyklování, teplotní cykly -20 °C to +120 °C, časová prodleva p i mezních teplotách 15 minut, perioda cyklu 45 minut tlouš ka šablony pro nanášení pasty 150 m.

Obrázek 4.5: Pohled na testovací desku

Obrázek 4.6: Velikosti pájecích

plošek

Pro účely testovaní byly realizovány testovací desky, které se lišily použitou povrchovou úpravou a velikostí pájecích plošek. Vzhled testovací desky s resistory je uveden na obrázku 4.5, velikosti navržených pájecích plošek (footprins) A,B,C,D jsou na obrázku 4.6. Na každou desku bylo p ipájeno 40 resistor . Desky byly umíst ny v teplotní komo e a vystaveny teplotnímu

14

cyklování, které trvalo n kolik m síc . Celkem bylo provedeno 6000 teplotních cykl . Poruchy vyvolané teplotními cykly byly vyhodnoceny manuáln pro každý rezistor zvláš rozsvícením LED diody v zapojeni podle obrázku 4.24 a,b v kapitole 4.4.1. Následující obrázky 4.7 až 4.20 udávají nam ené výsledky spolehlivosti pájeného spoje pro pájení p etavením p i termomechanickém namáhání.

Obrázek 4.7 Spolehlivost pro povrchovou úpravu HAL, pájení p etavením [77]

Obrázek 4.8: Spolehlivost pro povrchovou úpravu Imersní cín, pájení p etavením [77]

15

Obrázek 4.9: Spolehlivost pro povrchovou úpravu galvanické zlato, pájení p etavením [77]

Obrázek 4.10: Spolehlivost pro plochy A(1,25x3,65mm), pájení p etavením [77]

16

Obrázek 4.11: Spolehlivost pro plochy B(1,75x3,65mm), pájení p etavením [77]

Obrázek 4.12: Spolehlivost pro plochy C(2,35x3,65mm), pájení p etavením [77]

17

Obrázek 4.13: Spolehlivost pro plošky D(2,75x3,65mm), pájení p etavením [77]

Obrázek 4.14 Spolehlivost pro povrchovou úpravu HAL, pájení vlnou [77]

18

Obrázek 4.15: Spolehlivost pro povrchovou úpravu imersní cín, pájení vlnou [77]

Obrázek 4.16: Spolehlivost pro povrchovou úpravu galvanické zlato, pájení vlnou [77]

19

Obrázek 4.17: Spolehlivost pro plochy A(1,25x3,65mm), pájení vlnou [77]

Obrázek 4.18: Spolehlivost pro plochy B(1,75x3,65mm), pájení vlnou [77]

20

Obrázek 4.19: Spolehlivost spoj pro plochy C(2,35x3,65mm), pájení vlnou [77]

D

Obrázek 4.20: Spolehlivost pro plochy D(2,75x3,65mm), pájení vlnou [77]

21

4.1.3 Shrnutí dosažených výsledk m ení Na základ výsledk cyklování lze usoudit, že nejlepší termomechanickou spolehlivost vykazuje povrchová úprava HAL, kde se spolehlivost pro 50% pravd podobnost poruchy pohybuje kolem 4800 teplotních cykl ve srovnání s plošnými spoji s povrchovou úpravou imersní cín a zlato (3800 až 2000 teplotních cykl ). Toto platí pro pájení vlnou i p etavením. Vliv velikosti pájecích plošek na termomechanickou spolehlivost se nijak závažn neprojevoval. Z výsledk m ení se dá p edpokládat, že spolehlivost p evážn ovliv ují difuzní procesy a které zp sobují tvorbu intermetalických slitin se sníženou termomechanickou spolehlivostí. Podrobný popis výsledk m ení je uveden v [77]. Obecn se dá konstatovat, že toto spojení vykazuje dobrou spolehlivost. Toto zjišt ní m vedlo k nápadu realizovat spojeni modul p es čipové součásti. Toto ešení je popisováno v kapitole 4.2.1.

4.2 P IPOJENÍ ELEKTRONICKÝCH MODUL A EŠENÍ 3D KONSTRUKCÍ

NA ZÁKLADNÍ DESKU

V rámci výzkumu v této oblasti se eším problematiku vzájemného propojení použití substrát na bázi FR4, korundové keramiky (ALUMINA) a nízkoteplotní keramiky (LTCC). Propojení je realizováno bezolovnatou (LF) pájkou. Veškeré experimenty probíhají s pájkou SAC 305 a uvažuje se použití pájky Sn100. Krom p ipojení modul na základní desku je ešeno propojení jednotlivých modul na sebe v ose „z“. ešení a konstrukce, které budou dále popsány, vychází ze zkušeností, které jsem získal v pr b hu n kolika minulých let na m ení a simulacích spolehlivosti p ipájených pouzder čipových SMD součástek a integrovaných obvod . Pro komerční využití popisovaných ešení je t eba vy ešit, -

definovat a ov it technologii montáže aby ešení bylo použitelné v pr myslu. Technologie musí být dostatečn jednoduchá a levná. Úkolem výzkumu je použití standardních b žných technologií, jako jsou nanášení pájecí pasty pro pájení p etavením šablonovým tiskem, sítotiskem, dispenserem, pájení p etavením, osazování modul pomocí standardního osazovacího automatu a další

-

ov it spolehlivost spojení, p i použití r zných základních materiál substrát modulu, vodivých past a povrchové úpravy. Všechny jmenované faktory mají totiž na spolehlivost podstatný vliv

-

modifikovat konstrukci s ohledem na použitý substrát podložky i modulu na velikosti a tvary propojovacích plošek a další faktory konstrukce

-

veškerý výzkum provád t pro použití současn používaných bezolovnatých pájek a netoxických materiál v souladu s evropskou sm rnicí.

V současné dob se svými spolupracovníky eším a ov uji následující konstrukce, -

22

p ipojení modul na základní desku pomocí čipových součástek p ipojení modul na základní desku pomocí kuliček pájky p ipojení modul na základní desku metodou p ipájení na hranu

I když poslední dv jmenované konstrukce se již ve sv t standardn používají, je snaha celou operaci podstatn zjednodušit p i použití standardních technologií, které se b žn používají u elektrotechnických montáží. To povede k tomu, tyto montáže bude možno efektivn nasadit i p i výrob malých sérií. První jmenovaná konstrukce pat í k originálnímu ešení, které nebylo doposud ve sv t použito.

4.2.1 P ipojení modulu na základní desku pomocí čipových součástek (CwCConnection with Components) VUT Brno je majitelem užitného vzoru „Elektronická sestava desek PCB“ s číslem PUV 200820682 [42]. P edm tem užitného vzoru je metodika spojování modul pomocí b žných čipových součástek používaných v elektronice. Spojení na základní desku se uskuteč uje p es vývody součástek podle obrázku 4.21. Pro spojení mohou být použity b žná čipová a válcová pouzdra rezistor a kapacitor . Výhodou navrženého a popisovaného ešení se jeví možnost použití standardních součástek ve standardním balení. Pro montáž by bylo možno použít klasický osazovací automat bez úprav. ešení využívá standardní technologické postupy, které se používají v elektrotechnice p i elektronické SMT montáži, jako jsou šablonový tisk, pájení vlnou, pájení p etavením a další.

Obrázek 4.21: P ipojení pomocí SMD součástek.

V rámci výzkumu v této oblasti jsem provád l se svými spolupracovníky celou adu experiment , které se týkaly realizace a spolehlivosti popisovaného ešení. Parametry provád ných experiment jsou následující, - použité čipové SMD součástky: Čipové rezistory hodnoty 0R, nebo keramické čipové kondenzátory 10 pF, velikost pouzdra 0805, nebo 0603 - pájecí plošky a propojení je realizováno: Pro Al2O3 i LTCC keramiku p íslušnými vodivými pastami DuPont - typ keramického materiálu: Al2O3 (ALUMINA) tl. 0,6, a 1,0mm, LTCC keramika Hareaus, HeraLock® Tape HL2000 tlouš ky 3,6 mils (0.09mm) - pro pájení je použita pájecí pasta pro pájení p etavením - SAC 305 (Sn96,5 Ag3 Cu0.5), tavidlo Kester EM 907, nebo COBAR SAC3-XF4 - parametry pájení: pájení vlnou, p etavením (IR oh ev, horkovzdušný oh ev, pájení v parách.

23

4.3 M

ENÍ SPOLEHLIVOSTI PROPOJENÍ CWC

Pro propojení CwC jsem realizoval první experimenty, které p ibližn napovídají o spolehlivosti systému. Pro m ení byly navrženy m ící vzorky pro p ípad, že součástky, které tvo í propojení jsou orientovány rovnob žn nebo kolmo na desku. Na obrázku 4.22 je provedení vzork .

Obrázek 4.22: Vzorky CwC pro teplotní cyklování

Vzorek A - čipové součástky jsou orientovány na keramickém modulu kolmo. Elektrické propojení z modulu na základní desku je realizováno p es oba vývody součástek Vzorek B - čipové součástky jsou orientovány na keramickém modulu kolmo. Elektrické propojení z modulu na základní desku je realizováno p es jeden vývod součástek Vzorek C – čipové součástky jsou umíst ny na keramickém modulu rovnob žn s hranou součástek. Spojení je realizováno p es jeden vývod součástky.

Obrázek 4.23: Výsledky cyklování CwC

24

Pro pájení byla použita bezolovnatá pájka SAC 305. Všechny vzorky byly zapájeny na základní podložku FR-4 a vystaveny teplotním cykl m -20 ºC až +100 ºC s teplotní prodlevou 10 min. na obou mezních teplotách. Poruchové stavy byly vyhodnocovány svitem LED diody tak, jak je popsáno v dalších kapitolách. Na obrázku 4.23 jsou uvedeny výsledky cyklování. Z výše uvedeného diagramu je patrné, že nejv tší spolehlivosti bylo dosaženo pro montážní sestavu „C“, kdy jsou vývody realizovány čipovými součástkami orientovány rovnob žn . Na základ tohoto experimentu se bude další vývoj pravd podobn soust e ovat na tuto sestavu.

4.4 M

ENÍ SPOLEHLIVOSTI NAVRHOVANÝCH SPOJENÍ MODUL

Spolehlivost je m ena zrychleným cyklováním. P i m ení vycházím z norem IPC-9701A, IPC-SM-785. Vzhledem k vybavení laborato e realizuji cyklickému st ídání teplot v rozmezích od -20 oC do 100 oC, p ípadn 0 oC až 100 oC s definovanou časovou prodlevou od 5 do 15 minut. Z d vod nutnosti indikovat poruchy pájených spojích navrhovaných spojení jsem rozpracoval metodiku m ení spolehlivosti a navrhl a realizoval unikátní za ízení.

4.4.1 Vyhodnocování poruchy spoje B hem cyklování se m í p ípadné p erušení pájeného spoje. Princip indikace poruchy je uveden na obrázku 4.24. Pokud dojde k p erušení spoje, rozsvítí se se indikační dioda LED, která je napájena z proudového zdroje. Z počátečních experiment uvedených v [25] bylo zjišt no, že porucha má časov prom nný charakter ve form impuls , které se s p ibývajícím počtem teplotních cykl prodlužují. Na tuto skutečnost upozor uje i norma IPC-SM-785. Tyto impulsy jsou zaznamenávány pam ovým elementem ve form klopného obvodu, který se nastartuje a LED dioda trvale svítí. Porucha je indikována pro každý spoj samostatn , nebo se spojuje n kolik spoj sériov (Daisy Chain propojení).

a) Princip m ení

b) Skutečné zapojení

Obrázek 4.24: Indikace poruchy pájeného spoje

25

a) Schéma zapojení

b) pohled na desku

Obrázek 4.25: Obvody pro vyhodnocování poruch

Jelikož je t eba vyhodnocovat velké množství spoj , minimáln desítky, p ípadn n kolik stovek, byl pro tuto aplikaci navržen jednoduchý klopný obvod, který využívá jednočipový mikrokontrolér PIC 10F200. Jedno pouzdro velikosti SOT 23-6 velikosti 3mm realizuje softwarov dva klopné obvody. Schéma zapojení dvou klopných obvod a deska plošného spoje je uvedena na obrázku 4.25, podrobnosti ešení jsou uvedeny v [43]. Software je sestaven tak, aby klopný obvod indikoval p erušení delší jak 100 ms. Indikace kratších nap ových impuls byla problematická, klopný obvod byl spoušt n náhodnými impulsy z okolí. Vstupy klopných obvod jsou p ipojeny k desce vzorku pomocí plochého desetižilového kabelu a p ipájeny, použití konektoru, které doporučuje norma IPC-9701A se pro špatnou spolehlivost neosv dčilo.

4.4.2 Cyklovací za ízení Cyklování se provádí v teplotní komo e CTS-40/25. cyklování od teplot – 40 oC do +150 oC.

Tato komora umož uje zrychlené

V rámci ešení projektu [44] jsem navrhl a rozpracoval originální metodu cyklováni testovacích vzork pomocí pomocí Peltierových člák . Články jsou využívány st ídav v režimu chlazení a topení. Pro cyklování se používají speciální články se zvýšenou spolehlivostí vyráb né k tomuto účelu. Na obrázku 4.26 je uvedena schematická i reálná konstrukce za ízení. Peltiér v článek je umíst n mezi dv m d né desky, z nichž spodní je chlazena tekoucí vodou. Horní deska se st ídav zah ívá, nebo ochlazuje podle polarity nap tí na článcích. Na horní m d nou desku se p ipev ují testovací desky. P estup tepla na vzorek se d je kontaktn . ízení článk je realizováno speciální elektronikou, teplotní profil se nastavuje pomocí klasického regulátoru technologických proces . Parametry cyklovacího za ízení, -

počet a rozm ry článk : 6 článk rozm ru 50x50mm, 12V/ 6A typ článk : Altec/CM-1-S-IR 127 1,4x1,4-2.0, p íkon 40W rozm ry pracovní plochy: 160 x 160 mm minimální a maximální dosažené teploty:-5 oC až +120 oC.

Nevýhodou tohoto ešení je fakt, že Peltiérovy články mají omezenou životnost, která bývá srovnatelná se životností spoj na testovaném vzorku, proto je t eba pr b žn sledovat jejich funkčnost a podle pot eby p íslušný vadný článek vym nit.

26

testovaný vzorek

peltier v element

a) Princip oh evu a chlazení

m d né desky

chlazení vodou

b) detail pracovní plochy

c) Celkový pohled na za ízení Obrázek 4.26: Cyklování pomocí Peltiérových článk (funkční vzorek)

Navržené za ízení je velice jednoduché s daleko menší spot ebou energie ve srovnání s teplotní komorou. Jelikož se oh ev, nebo chlazení desky se d je p enosem tepla z m d né desky, na která je položen plošný spoj, oh ev neprobíhá v celém objemu, jak se d je v teplotní komo e, ale postupn od vyh ívané nebo chlazené desky. Toto se více blíží reálnému stavu, hlavn p i provozu za ízení. Jelikož testovací vzorky nejsou v uzav eném prostoru teplotní komory, je možno daleko jednodušeji p ipojit vyhodnocovací obvody pro pr b žnou identifikaci poruchy, která je vyvolána zrychleným cyklováním.

27

4.5

ZÁV RY, KTERÉ VYPLÝVAJÍ Z PROVÁD NÝCH EXPERIMENT

Z m ení a výzkumu, který probíhal posledních 5 let v oblasti realizace moderních propojení a jeho m ení termomechanické spolehlivosti vyvozuji následující záv ry, - z oblasti realizace struktur na nových materiálech, hlavn na keramice LTCC je t eba konstatovat, že i když byly aplikovány postupy, které jsou podrobn popisované v literatu e, objevily se p i realizacích p esto problémy. To nasv dčuje o faktu, že úsp šnost veškerých technologických experiment obecn záleží na získaném „know how“ . Toto je možno získat množstvím m ení a experiment . Totéž lze tvrdit o experimentech s novými zp soby propojování -

je nezbytná tolik proklamovaná spolupráce s pr myslem. Je nutné používat drahá pr myslová za ízení. Poda ilo se mi získat výrobní společnost, která v této oblasti aktivn spolupracuje, i když se nevytvá í okamžitý zisk

- m ení termomechanické spolehlivosti teplotním cyklováním je v c značn zdlouhavá závislá na spoust faktor . Proto je t eba m ené vzorky zhotovit velice precizn a znát všechny údaje týkající se výroby a použitých materiál .

28

5

SEZNAM LITERATURY POUŽITÉ V HABILITAČNÍ PRÁCI [1] JENNIE S. HWANG, Ball Grid Array & Fine Pitch Peripheral Interconnections, Electrochemical Publications LTD 1995, ISBN 0 901150 29 0 [2] SCHWANKE D, HAAS T, ZEILMANN C, Micro Systems Engineering GmbH & Co., Reliability Investigations of BGA-Interconnections between RF-LTCC-Modules and PCBs,14th. European Microelectronics and Packaging Conference, Friedrichshafen, Germany, 23-25 June 2003 [3] SHINGO SATO, NORIYUKI SHIMIZU, SHIN MATSUDA, SHOJI UEGAKI, SACHIO NINOMIYA, 2nd Level Interconnect Reliability of Ceramic Area Array Packages, Kyocera Corporation, Kyoto Japan, Semicon Taiwan, 29.9.2007 [4] R. KUANG, L.ZHAO, Thermal Cycling Test Report for Ceramic Column Grid Array Packages-CCGA, Thermal Cycling Test Report [5] Technology focus – Surface mount solder ball assembly, Global SMT&Packaging, February 2006 [6] J.HASSDENTEUFEL, J. DUBSKÝ, M. RAPOŠ, J.ŠANDERA, Elektrotechnické materiály, Alfa Bratislava, SNTL 1971 [7] A. COLLANGE, P. GROSSEAU, B. GUILHOT, J. P. DISSON, P. JOUBERT, Thermal conductivity of compacted AIN symplex, Journal of the European Ceramic Society, Volume 17, Issues 15-16, 1997, Pages 18971900 [8] CLYDE F. COOMBS, JR., Printed Circuits Handbook, McGRAW-HILL 1996, p.37-4 – 37-7, ISBN 0-07012754-9 [9] GARROU PHILIP E., TURLIK IVONA, Multichip Module Technology Handbook, McGraw-Hill, 1998, IBSN 0-07-022894-9 [10] TUMALA RAO R., Fundamentals Of Microsystems Packaging, McGraw-Hill, 2001, p.595-599, IBSN 0-07137169-9 [11] HARPER CHARLES A., Electronic Packaging and Interconnection Handbook, Third Edition, McGRAWHILL 2000, IBSN 0-07-134745-3 [12] PIET DE MOOR, 3D integration technologies for imaging applications, Nuclear Instruments and Methods in Physics Research A 591 (2008) p.224-228 [13] BHANDARKAR S.M, DASGUPTA A.BARKER D, M PECHT M., Effect of Voids in Solder-Filled Plated Through Holes, CALCE Center, Department of Mechanical Engineering, University of Maryland, College Park, MD. 20742 [14] D.C. LIN, S. LIU, T.M. GUO, G.X. WANG , T.S. SRIVATSAN , M. PETRAROLI, An investigation of nanoparticles addition on solidification kinetics and microstructure development of tin_/lead solder, Materials Science and Engineering A360 (2003) p.285- 292 [15] MASAZUMI AMAGAI, A study of nanoparticles in Sn–Ag based lead free solders, Microelectronics Reliability 48 (2008)p.1–16 [16] K.GILEO,Assembly with Conductive Adhesives, Soldering&Surface Mount Technology, No.19, Feb. 1995 [17] G. MILAD, Improving Lead-free Solder Reliability, Printed Circuit Design &Fab, December 2008, ISSN 1474 0893 [18] TUMALA RAO, Fundamentals Of Microsystems Packaging, McGraw-Hill, 2001, p.595-599, IBSN 0-07137169-9 [19] ANDERA J, Učební texty pro p edm t Vakuová technika a teplota nízkých teplot [20] J.M. HU,D. BARKER , A.DASGUPTA , A.ARORA , University of Maryland, College Park, Maryland, Role of Failure-Mechanism Identification in Accelerated Testing, Journal of the IES, July/August 1993, p.39-45 [21] DARVEAUX R., Member, ZEEE and Kingshuk Banerji, Constitutive Relations for Tin-Based Solder Joints, IEEE transactions on components, hybrids and manufacturing technology, vol.15, no 6, Dec.1992 [22] MASAZUMI AMAGAI, MASAKO WATANABE, MASAKI OMIYA,KIKUO KISHIMOTO, TOSHIKAZU SHIBUYA, Mechanical characterization of Sn–Ag-based lead-free solders, Microelectronics Reliability 42 (2002) 951–966 [23] STEFFEN WIESE, EKKEHARD MEUSEL, KLAUS-JUERGEN WOLTER,TU Dresden, Microstructural Dependence of Constitutive Properties of Eutectic SnAg and SnAgCu Solders, 2003 Electronic Components and Technology Conference [24] PANG JOHN H.L.and CHONG D.Y.R., Flip Chip on Board Solder Joint Reliability Analysis Using 2-D and 3D FEA Models, IEEE Transactions on Advanced Packaging, Vol. 24, no 4 November 2001, p.490-506, 15233323,© 2001 IEEE [25] J. ŠANDERA, Design and Reliability of the Connection in 3D Electronic Systems, Brno University of Technology, Faculty of Electrical Engineering and Communication, Ph.D. thesis, Brno 2004

29

[26] DARBHA K., OKURA J.H. DASGUPTA A., F.J.M CAERS, Thermomechanical Durability Analysis of Flip Chip Solder Interconnects without Underfill, ASME Winter Annual Conference, 9th Symposium on Mechanics of Surface Mount Assemblies, Nov. 1997 [27] WERNER ENGELMAIER, Pb-free solder creep-fatique reliability models updated and extended, Global SMT & Packaging, Volume 9,Number 10, October 2009, ISSN 1474 – 0893, p. 36 [28] PECHT MICHAEL G., Soldering Processes and Equipment, A Wiley-Interscience Publication, New York, 1993, IBSN 0-471-59167-X [29] IPC-SM-785 Guidelines for Accelerated Reliability Testing of Surface Mount Solder Attchments, Industrial standard, November 1992 [30] RAYMOND KUANG, LIJIE ZHAO, Actel Corp, Thermal Cycling Test Report for Ceramic Column Grid Array Packages—CCGA, CCGA Thermal Cycling Test Report [31] SAKETHRAMAN MAHALINGAM, Study of Interfacial Crack Propagation In Flip Chip Assemblies With Nano-Filled Underfill Materials, A Dissertation Presented to Georgia Institute of Technology, August 2005 [32] Topline, 2010 Product Guide, Lead Free, Dummy Components, Praktice Kits [33] NOVOTNÝ R., Evaluace hodnot parametr jakosti malých výb r s využitím Weibullova rozd lení, ÚMEL FEKT VUT Brno, Technické aspekty zabezpečování jakosti, Brno, prosinec 2002, ISBN 80-214-2291-2 [34] DONGKAI SHANGGUAN, Lead-Free Soldering and Environmental Compliance: An Overview, Chapter 1 in book : Lead Free Solder, Interconnect Reliability, ASM International, Material Park, Ohio 44073-0002, TK7870.15.L425 2005 [35] W. ENGELMAIER, Solder joint reliability prediction for chip components, MELFs, TSOPs,SOTs etc. Global SMT & Packaging, Volume 9,Number 7, July 2009, ISSN 1474 – 0893, page 30- 32 [36] W. ENGELMAIER, Pb-free solder creep-fatique reliability models updated and extended, Global SMT & Packaging, Volume 9,Number 10, October 2009, ISSN 1474 – 0893, page 36-39 [37] H. QI, M. LEE, M. OSTERMAN, K.LEE, S.OH,T SCHMIDT, Simulation Model Development for Solder Point Reliability for High Performance FBGA Assemblies, 20th IEEE Semi-Therm Symposium, 2004 [38] ANSYS INC.Theory Reference,ANYS Release 8.0.0001901, chapter 4. Structures with Material Nonlinearities [39] B.RODGERS, J.PUNCH,C.RYAN, F. WALDRON,L.FLOYD, Experimental and Numerical Evaluation of SnAgCu and SnPb [40] G.Z.WANG, Z.N.CHENG, K.BECKER, J.WILDE, Applying Anand Model to Represent The Viscoplastic Deformation Behavior of Solder Alloys, Journal of Electronic Packaging, September 2001,Vol.123 [41] M.AMAGAI, M.WATANABE, M.OMIYA, K.KISHIMOTO, T.SHIBUYA, Mechanical characterization of SnAg-based lead-free solders, Microelectronic Reliability 42 (2001) 951-956 [42] Osv dčení o zápisu užitného vzoru, ČR ú ad pr myslového vlastnictví, č.z. 19310 dne 9.2.2009, Elektronická sestava desek PCB [43] ŠANDERA J. Solder Point Failure Determine , Electronic Devices and Systems, EDS 08, IMAPS CS International Conference 2008, Proceedings. Brno, Zden k Novotný, 2008. s. 292-295. ISBN: 978-80-214-37173. [44] HRUBAN JI Í, Pracovišt pro m ení termomechanického namáhání, bakalá ská práce FEKT, Brno 2008 [45] J. ŠANDERA, Návrh plošných spoj pro povrchovou montáž, BEN Technická literatura, Praha 2006, ISBN 807300-181-0 [46] STARÝ, ŠANDERA, KAHLE, Plošné spoje a povrchová montáž, Učební texty vysokých škol, VUT, FEI PC DIR Real s.r.o, Brno 1999, ISBN 80-214-1499-5 [47] Dokument dostupný na URL http:// www.boulder.nist.gov (b ezen 2010) [48] NO NAME, Sparkle Ball for BGA, CSP, Flip Chip Application, SMIC Technical Bulletin, Oct. 1977 [49] M. SUN, Conductivity of conductive polymer for flip chip bonding and BGA societ, Microelectronics Journal 32 (2001) 197–203 [50] Z.SOUTOR, J.ŠAVEL, J.Ž REK, Hybridní integrované obvody, SNTL ALFA, Praha 1982, str.15,16 [51] YI LI, C.P. WONG, Recent advances of conductive adhesives as a lead-free alternative in electronic packaging, Materials,processing, reliability and applications [52] IEC 62418 Ed.1.0: Semiconductor devices – metalization stress void test [53] IEC 61190-1-3 ED.2, Attachment materials for electronic assembly[54] M. ABEL, V. CIMBUREK, [51] [54] ABEL M. Bezolovnaté pájení v legislativ i praxi, ABE.TEC,s.r.o, Pardubice 2005,ISBN 80-903597-0-1 [55] G. HUMPSTON, Cost reduction of wafer level packaging by using established materials from non-electronics industries, Global SMT & Packaging, Volume 9,Number 7, July 2009, ISSN 1474 – 0893, page 18 až 21 [56] M.HOSSAIN, N. LAKHAR, P. VISWANADHAM, D.AGONAFER, The Influence of Final Finish on LeadFree Assembly Reliability, Printed Circuit Design & Fab, November 2008 [57] HELI JANTUNEN, A novel Low Temperature Co-firing Ceramic (LTCC) material for telecommunication device, Academic Dissertation to be presented with the assent of the Faculty of Technology, University of Oulu, December 7th, 2001, ISBN:951426553X [58] NO-NAME, Molded Interconnect Devices 3-D MID, Reseach Association,Egerlandstrasse7, D 91058 Erlanden [59] Dokument dostupný na URL http://www.fujipoly.com/ (b ezen 2010)

30

[60] IMRE SZABO, KALMAN MATHE, ATTILA TOTH , ISTVAN HERNADI, ANDRAS CZURKO, The application of elastomeric connector for multi-channel electrophysiological recordings, Journal of Neuroscience Methods 114 (2002) 73–79 [61] I. SZENDIUCH, Mikroelektronické montážní technologie, Nakladatelství VUT v Brn 1997, s.17 až 21, ISBN 80-214-0901-0 [62] Informace dostupné na URL http:// www.autosplice .com (duben 2010) [63] ALAN RAE, Nanotechnology is now starting to find applications in electronic, Global SMT & Packaging, Volume 10,Number 3, March 2010, ISSN 1474 – 0893, page 10-13 [64] DONGKAI SHANGGUAN, Lead-Free Solder Interconnect Reliability, ASM International, Materials Park, OH 44073-0002, August 2005 [65] J.VODZAK, D. BARKER, A. DASGUPTA and M. PECHT, Department of Mechanical Engineering, University of Maryland, Solder Joint Fatigue a Total Strain Versus Life Approach, Winter Annual Meeting, San Francisco, California, December 10-15, 1989 [66] NING BAI, XU CHEN, HONG GAO, Simulation of unaxial tensile properties for lead-free solders with modified Anand model, Materials and Design 30 (2009) p.122-128 [67] G.Z.WANG,Y.N.CHENG,K.BECKER,J.WILDE, Applying Anand Model to Represent the Viscoplastic Deformation Behavior of Solder Alloys, Journal of Electronic Packaging, Sep. 2001,Vol.123,p.247-253. [68] Informace dostupné na URL http:// www,Vishay.com/products/integrated_modules/main.html (kv ten 2010) [69] R. ANDERSON, R.CHILUKURI, B. ROGERS, A.SYED, Advances in WLCSP technologies for growing market needs, Global SMT & Packaging, Volume 10,Number 3, March 2010, ISSN 1474 – 0893, p.28 [70] M. JACKSON, M.PECHT, S.B.LEE, P.SANDBORN, Integral, Embedded and Burried Passive Technologie, [71] X.J.FAN, B.VARIA, Q. HAN, Design and optimization of thermo-mechanical reliability in wafer level packaging, Microelectronics Reliability , homepage: www.elsevier.com/locate/microrel [72] MITSU KOYANAGI, Different Approaches to 3D Chips, Dept. of Bioengineering and Robotics,Tohoku University, Japan [73] ROBERT LANZONE, D-BGA for Reliability, magazin SMT™, November 1996 p.38 -40 [74] NOVOTNÝ R., Weibullovo rozd lení p i analýzách bezporuchovosti, dostupné na URL http:// www, elektrorevue.cz (kv ten 2002) [75] IPC-9701A Performance Test Methods and Qualification Requirements for Surface Mount Solder Attachments, Industrial standard, February 2006 [76] AHMED SEYD, Accumulated Creep Strain and Energy Density Based Thermal Fatique Life Prediction Models for SnAgCu Solder Joints, ECTC 2004, p.737-746 [77] RUSSKIKH, O. ŠANDERA, J. Reliability of Lead Free Solder SAC 305 for Chip Components Depending on Various Factors, In Proceedings, 2008. 2nd Electronics Systemintegration Technology Conference. Greenwich, UK: The University of Greenwich, 2008. s. 471-475. ISBN: 978-1-4244-2814- 4. [78] Joelle Arnold, Nathan Blattau, Craig Hillman ,Keith Sweatman, Reliability Testing of Ni-Modified SnCu and SAC305- Accelereted Thermal Cycling, Dokument dostupný na URL http://academic.research.microsoft.com ( íjen 2010) [79] ŠTEINER F. Vliv materiálu a prost edí na vlastnosti elektricky vodivého lepeného spoje, Doktorská disertační práce, Západočeská universita v Plzni, Fakulta elektrotechnická, Plze 2000 [80] Dominik Jurkow, Henryk Roguszczak, Leszek Golonka, Cold chemical lamination of ceramic green tapes, Journal of the European Ceramic Society 29 (2009) 703–709 [81] D. Jurków, L. Golonka, Novel cold chemical lamination bonding technique - a simple LTCCthermistor-based flow sensor, Journal of the European Ceramic Society 29 (2009) 1971–197

31