ST EDNÍ PR MYSLOVÁ ŠKOLA, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
(studijní text)
µ-PROCESOROVÁ TECHNIKA
Studijní text smí být používán pouze k výuce µ-procesorové techniky v SPŠ, Ostrava – Moravská Ostrava, Kratochvílova 7. Není dovoleno dokument jakkoliv upravovat a samostatn používat jeho ásti.
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
1
Monolitické mikropo íta e „Atmel“ ............................................................................................................. 3 Technická data monolitických mikropo íta „Atmel“............................................................................ 3 Hardware-ové moduly implementované do monolitických µ-po íta .................................................... 3 Cvi ení k probrané kapitole ...................................................................................................................... 5 2 P ipojení periferních obvod k monolitickému µ-po íta i ............................................................................ 6 2.1 Úvod do problematiky .............................................................................................................................. 6 2.2 Praktická realizace p ipojení I/O obvod .................................................................................................. 7 2.3 Cvi ení k probrané kapitole ...................................................................................................................... 8 3 Zadání a rozbor projektu íslo 2 ( ízení a signalizace osv tlení automobilu)................................................ 9 3.1 Zadání projektu ......................................................................................................................................... 9 3.2 Rozbor projektu ........................................................................................................................................ 9 4 Posuvný registr .............................................................................................................................................12 4.1 Cvi ení k probrané kapitole .....................................................................................................................13 5 Obousm rný íta .........................................................................................................................................15 5.1 Cvi ení k probrané kapitole .....................................................................................................................15 6 íta s prom nným modulem ítání .............................................................................................................17 6.1 Cvi ení k probrané kapitole .....................................................................................................................17 7 Obousm rný íta s prom nným modulem ítání ........................................................................................19 7.1 Cvi ení k probrané kapitole .....................................................................................................................19 8 Vratný íta ..................................................................................................................................................21 8.1 Cvi ení k probrané kapitole .....................................................................................................................21 9 Binárn - dekadický p evodník.....................................................................................................................23 9.1 Cvi ení k probrané kapitole .....................................................................................................................23 10 Zámek na kód ...............................................................................................................................................25 10.1 Popis funkce........................................................................................................................................25 10.2 Algoritmus pro funkci zámek na kód..................................................................................................25 11 Hlídací a výstražné za ízení..........................................................................................................................27 11.1 Cvi ení k probrané kapitole ................................................................................................................27 12 Technická data LCD.....................................................................................................................................29 12.1 Úvod do problematiky ........................................................................................................................29 12.2 Technická data LCD ...........................................................................................................................30 12.3 Komunikace s LCD.............................................................................................................................31 12.4 Cvi ení k probrané kapitole ................................................................................................................32 1.1 1.2 1.3
2 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
1
Monolitické mikropo íta e „Atmel“
Klí ové pojmy: WDT, PWM, záchytný systém, A/D p evodník. 1.1
Technická data monolitických mikropo íta
„Atmel“
Výrobní program fy – Atmel v oblasti monolitických µ-po íta CISC vychází ze standardu I 8051. Instruk ní soubor µ-po íta Atmel je prakticky shodný s I 8051 (výjimku tvo í drobné odlišnosti plynoucí z pozm n né hardware-ové struktury). Vývoj u firmy Atmel probíhá tak, aby byla zajišt na kompatibilita s I 8051. Skupina µ-po íta
t ídy „51“ je tvo ena adou typ
1
z nichž zde uvádím následující:
AT89C1051, AT89C2051, AT89C51, AT89C52 a AT89C55. Fy – Atmel vyrábí v tomto segmentu krom monolitických µ-po íta ady „C“ i monolitické µ-po íta e jiných ad, ty mají mnoho rozší ení (sériový kanál SPI, interní Flash pro data, programovatelná pole, WDT, …).Firma Atmel uvedla na trh (pod ozna ením AVR) i monolitické µ-po íta e RISC. Monolitické µ-po íta e „51“, „52“ a „55“ vychází p ímo z I 8051 / 52 a z pohledu uživatele u nich došlo p edevším ke zm n typu pam ti k uložení programu (p vodní EPROM byla nahrazena pam tí Flash2). Monolitické µ-po íta e „1051“ a „2051“ vznikly redukcí po tu vývod pouzdra (ze 40 na 20). U t chto ip chybí porty P0 a P2 (nep edpokládá se tedy komunikace s „klasickou“ externí pam tí). Z tohoto d vodu pouzdra ip nedisponují signály ALE, PSEN a EA. Uvoln ný prostor na ipu byl využit pro analogový komparátor, který je dostupný prost ednictvím port P1.0 ~ (pozitivní vstup) a P1.1 ~ (negativní vstup). Výsledek komparace je dostupný na P3.6, není však vyveden na pouzdro. Velmi asto se v praxi využívá typ AT89C2051, dále jsou uvedena jeho základní technická data: Kompatibilita s MCS-51.
•
Reprogramovatelná pam
•
RWM pam
•
Napájecí nap tí (2,7 ÷ 6) V.
•
Oscilátor hodinového signálu m že pracovat na kmito tech v rozmezí (0 ÷ 24) MHz.
RST
Flash (2 kB).
pro data typu RAM o velikosti 128 B.
P3.0 P3.1 XTAL2 XTAL1
UCC
AT89C2051
1.2
•
P1.7 P1.6 P1.5 P1.4
P3.2
P1.3 P1.2
•
15 vstupn výstupních linek (porty P1 a P3).
P3.3
•
Dva 16-ti bitové íta e / asova e.
P3.4
P1.1
•
P erušovací systém pro šest zdroj p erušení.
P3.5
P1.0
•
Sériový kanál.
GND
P3.7
•
Možnost p ímého ízení LED.
•
Analogový komparátor.
•
Možnost využití režim IDL a Power Down.
Pouzdro Atmel AT89C2051
Hardware-ové moduly implementované do monolitických µ-po íta
Krom firem Intel a Atmel vyrábí monolitické µ-po íta e založené na jádru 8051 ada dalších výrobc (nap íklad Philips, Siemens, Dallas, …). Mikropo íta e jsou v r zných pouzdrech, mohou pracovat s vyšší frekvencí hodinového signálu (b žn fCLK = 33 MHz), mívají v tší pam programu (32 kB i více), v tší pam dat (1 kB a více). U mnohých jsou dopln ny další funkce (Watch Dog Timer, pulsn ší ková modulace (PWM), záchytný systém, A/D p evodník a další). funkce).
1 2
WDT je v podstat speciální íta , který m že zamezit tzv. zacyklení programu (m že mít i další
Viz. www.atmel.com . Vyšší komfort p i zápisu a opakovaném p episu programu. 3 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7 (nap íklad k ízení výkonu motor , ve spolupráci se záchytným asova
vstup
PWM je využitelná k ad ú el systémem k p enosu dat, …).
registr
vstup registr
výstup
as komparátor S Q CLK1
výstup
as
R èasovaè
K objasn ní principu PWM
Princip funkce PWM je patrný z blokového schématu a asových pr b h . Obsah asova e je inkrementován hodinovým signálem (CLK1). Do registru je vložena binární hodnota. V okamžiku, kdy obsah asova e dosáhne hodnoty shodné s tou, která byla vložena do registru, komparátor „nastaví“ obvod RS. Obvod RS je nulován v okamžiku p epln ní ítacího registru asova e (viz asový pr b h). Je z ejmé, že opakovací perioda generovaného obdélníkového signálu je v tomto p ípad závislá na „rychlosti“ p etékání asova e. Ší ka puls generovaného signálu je nep ímo úm rn závislá na hodnot vložené do registru. PWM lze tedy využít k transformaci binární hodnoty na délku pulsu. Princip funkce záchytného systému je patrný z blokového schématu. asova je inkrementován hodinovým signálem (CLK2). V okamžiku vzestupné hrany vstupního signálu se otevírá klí ovací obvod a aktuální hodnota z asova e je kopírována do pam ti (odtud m že být i s ur itým zpožd ním tena). CLK2
èasovaè
klíèovací obvod
MEM
výstup
K objasn ní principu záchytného systému
vstup
Záchytný systém lze využít nap íklad k transformaci délky pulsu zp t na binární hodnotu. P edpokládejme, že signál CLK1 je synchronní se signálem CLK2, p edpokládejme dále, že oba asova e byly resetovány ve stejném okamžiku a pracují se shodným modulem ítání. P ivedeme-li signál z výstupu PWM na vstup záchytného systému, pak bude klí ovací obvod otevírán v okamžiku, kdy asova záchytného systému obsahuje hodnotu shodnou s obsahem registru PWM. Analogov digitální p evodník slouží k digitalizaci analogových hodnot. V technické praxi se využívají p evodníky pracující na r zných principech (viz p edm t ELA). Zde bude objasn n princip funkce p evodníku s postupnou aproximací. Tento p evodník má relativn jednoduchou strukturu a je proto snadné jej integrovat na ip spolu s dalšími prvky monolitického µ-po íta e. P evodníky tohoto typu nepat í k nejrychlejším, v monolitických µ-po íta ích bývají na vstupu vybaveny multiplexery (to umožní jediným p evodníkem postupn m it v tší po et analogových veli in).
4 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
vstup (A) komparátor (analogový)
procesor
výstup (D)
D/A pøevodník
K objasn ní principu A / D p evodníku s postupnou aproximací Funkce A/D p evodníku bude objasn na na p íkladu. P edpokládejme (z d vodu jednoduchosti), že A/D p evodník je 5-ti bitový. Váhy jednotlivých bit budou tedy b0 ~ 1, b1 ~ 2, b2 ~ 4, b3 ~ 8, b4 ~ 16. Dále pro jednoduchost p edpokládejme, že váhy jednotlivých bit p ímo odpovídají m enému nap tí ve voltech. Bylo-li na vstup A/D p evodníku p ivedeno nap tí (nap íklad) 11 V a toto nap tí se po dobu p evodu nebude m nit, bude innost p evodníku probíhat v p ti krocích takto: 1.
Procesor p evodníku vygeneruje hodnotu odpovídající váze MSb (v našem p ípad 16) a odešle ji do D/A p evodníku. Analogová hodnota z D/A p evodníku je komparátorem porovnána s m enou hodnotou a procesor dostane pokyn k zavržení hodnoty generovaného bitu (vygenerovaná hodnota 16 je v tší než m ená hodnota 11).
2.
Procesor p evodníku vygeneruje hodnotu odpovídající váze dalšího bitu v po adí (8) a odešle ji do D/A p evodníku. Analogová hodnota z D/A p evodníku je komparátorem porovnána s m enou hodnotou a procesor dostane pokyn k zachování hodnoty (vygenerovaná hodnota 8 není v tší než m ená hodnota 11).
3.
Procesor p evodníku vygeneruje hodnotu dalšího bitu a p idá ji k doposud vygenerované hodnot (8 + 4 = 12). Analogová hodnota z D/A p evodníku je komparátorem porovnána s m enou hodnotou a procesor dostane pokyn k zavržení hodnoty generovaného bitu (vygenerovaná hodnota 12 je v tší než m ená hodnota 11).
4.
Procesor p evodníku vygeneruje hodnotu dalšího bitu a p idá ji k doposud vygenerované hodnot (8 + 2 = 10). Analogová hodnota z D/A p evodníku je komparátorem porovnána s m enou hodnotou a procesor dostane pokyn k zachování hodnoty (vygenerovaná hodnota 10 není v tší než m ená hodnota 11).
5.
Procesor p evodníku vygeneruje hodnotu dalšího bitu a p idá ji k doposud vygenerované hodnot (8 + 2 + 1 = 11). Analogová hodnota z D/A p evodníku je komparátorem porovnána s m enou hodnotou a procesor dostane pokyn k zachování hodnoty (vygenerovaná hodnota 11 není v tší než m ená hodnota 11).
Po ukon ení p evodu je digitalizovaná hodnota odeslána na výstup p evodníku.
1.3
Cvi ení k probrané kapitole Popište základní rozdíly mezi monolitickými µ-po íta i AT89C51 a AT89C2051. Objasn te ú el a funkci WDT. Vysv tlete princip funkce A/D p evodníku s postupnou aproximací.
5 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
2
P ipojení periferních obvod k monolitickému µ-po íta i
Klí ové pojmy: šumová imunita, zatížení I/O brány, kontakt spínající v negativní logice. 2.1
Úvod do problematiky
Program v µ-po íta i eší zadaný úkol a p itom obvykle reaguje na vn jší podn ty (zpracovává vstupní signály) a výsledky své innosti vn jšímu prost edí p edává (generuje výstupní signály). Výrobce (pro typ Atmel AT89C2051) uvádí maximální zatížení 20 mA/pin, ale celkové zatížení ipu nesmí p esáhnout 80 mA. Z t chto hodnot je pot eba vycházet p i návrhu I/O obvod . K p ipojení mechanických kontakt se zpravidla využívají rezistory s odporem asi 1 k hodnotách odporu klesá spot eba obvodu, ale zhoršuje se šumová imunita a obrácen ).
tení z registru
UCC
20 až 40 k
vnit ní sb rnice signál zápisu
(p i vyšších
D
Q
C
Q
Px.y
N
tení z brány
Zjednodušené schéma zapojení brány LED lze k mikropo íta i p ipojit p ímo (bez nutnosti použít tranzistor k ovládání). Ze schématu zapojení I/O brány plyne, že b žnou LED musíme p ipojit tak, aby byla ízena v negativní logice. Toto opat ení je vynuceno fiktivním rezistorem 20 ÷ 40 k . Tento „rezistor“ neumožní, aby z I/O brány vytékal v tší proud. +5V
2 0 5 1
UR
R
LED
ULED
UCC
UOL
P ipojení LED k I/O brán Výrobce uvádí pro I/O brány následující charakteristické údaje: UIL ~ (0,5 ÷ 0,9)V
(nap tí, pro které je na vstupu definována logická úrove L)
6 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7 UIH ~ (1,9 ÷ 5,5)V
(nap tí, pro které je na vstupu definována logická úrove H)
UOL ~ (0,5)V
(nap tí, pro logickou úrove L na výstupu)
UOH ~ (2,4V ÷ 0,9*UCC) velikosti výstupního proudu.
(nap tí, pro logickou úrove H na výstupu) Uvedená hodnota je závislá na
Vztah k ur ení hodnoty rezistoru omezujícího velikost proudu protékajícího LED vychází z výše uvedeného schématu a typických hodnot uvád ných výrobcem monolitického µ-po íta e. Je z ejmé, že platí . . .
U CC = U R + U LED + U OL
U R = U CC − U LED − U OL
Úbytek nap tí na LED je závislý na typu diody a na barv jejího sv tla. Proud protékající diodou ur uje intenzitu svitu diody. P íklad: pro zvolený typ diody nalezneme v katalogu ULED = 2V a s ohledem na možnosti diody zvolíme proud ILED = 7,5mA, je-li UCC = 5V, pak hodnota rezistoru omezujícího proud diodou bude vy íslena podle následujícího vztahu:
U − U LED − U OL 5 − 2 − 0,5 R = CC = = 0,33 kΩ I LED 7,5 Proud tekoucí I/O branou není v tší než p ípustný, je však pot eba prov it, zda nedojde k p ekro ení celkové hodnoty proudu p ípustné pro ip.
2.2
Praktická realizace p ipojení I/O obvod
Nevyužité (nezapojené) vstupy obdobn jako u TTL obvod vykazují ve vstupním režimu logickou úrove H. Je-li požadavek, aby I/O brána byla ve „vstupním režimu“, musí být p ed prvním tením odeslána na výstup této brány úrove H. Jak již bylo d íve uvedeno, mechanické kontakty lze k I/O brán p ipojit dvojím zp sobem.
2 0 5 1
S1
UCC
R2
UCC
R1
S2
P ipojení mechanického kontaktu k I/O brán Ob ešení se v praxi používají, jsou-li však v pr b hu normální innosti kontakty spíše rozepnuté, je výhodn jší druhá alternativa. Systém má nižší spot ebu elektrické energie (toto je d ležité zvláš v p ípad , kdy je za ízení napájeno z baterie). Software však musíme realizovat s v domím, že mechanické kontakty pracují v negativní logice. Výstupní signály lze realizovat prost ednictvím optoelektronických sou ástek, nebo prost ednictvím tranzistorových vazeb s využitím bipolárních i unipolárních tranzistor .
7 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
UCC
U
R1 RE2
2 0 5 1
zát ž
Výstup signálu s optronem
2 0 5 1
D2
T2
Výstup signálu s tranzistorem NPN
UCC
RE3
2 0 5 1
D3
2 0 5 1
R3 T3
Výstup signálu s tranzistorem PNP
zát ž T4
N
Výstup signálu s tranzistorem FET
Popis vlastností uvedených obvod : ešení s optoelektrickým prvkem je výhodné z n kolika d vod (malé rozm ry, dlouhá životnost a galvanické odd lení obvod monolitického µ-po íta e od silových obvod ). ešení s tranzistorem NPN umož uje použít relé spínající p i nap tí vyšším než UCC. Proud vtékající do báze tranzistoru T2 je obvykle dostate n omezen tzv. fiktivním rezistorem I/O brány. ešení s tranzistorem PNP umož uje snadné použití výkonového tranzistoru (proud vytékající z báze tranzistoru m že být i vyšší). Relé však v tomto p ípad musí být spínáno pouze nap tím UCC. ešení s polem ízeným tranzistorem se jeví jako velmi výhodné pro svou jednoduchost a spolehlivost. Použijeme-li nap íklad tranzistor BUZ11, je možno spínat proudy dosahující až desítek ampér.
2.3
Cvi ení k probrané kapitole Popište používané zp soby p ipojení mechanických kontakt k monolitickému µ-po íta i. Objasn te, pro nelze k ovládání relé tranzistorem PNP použít vyšší nap tí. Vysv tlete postup výpo tu hodnoty odporu rezistoru použitého k omezení proudu tekoucího LED.
8 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
3 3.1
Zadání a rozbor projektu íslo 2 ( ízení a signalizace osv tlení automobilu) Zadání projektu
Navrhn te systém, který ídí rozsv cení sv tel automobilu a p i opušt ní vozidla akusticky upozorní na rozsvícená sv tla. Popis funkce: Není-li klí spínací sk í ky alespo v poloze „2“, mohou svítit pouze parkovací sv tla. Je-li klí spínací sk í ky v poloze „2“ a jsou zapnuta parkovací sv tla, lze rozsvítit i tlumená, dálková p ípadn mlhová sv tla. P i snaze o rozsvícení tlumených i dálkových sv tel budou svítit pouze sv tla dálková. P i snaze o rozsvícení dálkových a mlhových sv tel budou svítit pouze sv tla mlhová. Dojde-li k otev ení dve í idi e v dob , kdy jsou zapnuta alespo parkovací sv tla a klí spínací sk í ky není v poloze „2“, zazní zvuková signalizace. Realizace: K realizaci využijte monolitický µ-po íta AT89C2051. I/O brány použijte takto3: p1.0 ~ relé parkovacích sv tel p1.1 ~ relé tlumených sv tel p1.2 ~ relé dálkových sv tel p1.3 ~ relé mlhových sv tel p1.4 ~ akustická signalizace p3.0 ~ spína parkovacích sv tel p3.1 ~ spína tlumených sv tel p3.2 ~ spína dálkových sv tel p3.3 ~ spína mlhových sv tel p3.4 ~ klí spínací sk í ky v poloze „2“ p3.5 ~ dve ní spína dve í idi e Návrh bude obsahovat: Zadání, teoretický rozbor úlohy, algoritmus s popisem, program s komentá em, schéma zapojení (ovládací prvky – spína e, relé ovládaná tranzistory, piezoelektrický m ni ovládaný tranzistorem). Návrh a výpo et všech prvk HW struktury a záv r.
3.2
Rozbor projektu
po íta i.
Na následující stránce jsou uvedena díl í schémata realizující p ipojení I/O obvod k monolitickému µDíl í legenda ke schémat m: S1 ~ ovládací prvek pro osv tlení S2 ~ p epína režim osv tlení kabiny S3 ~ dve ní spína dve í idi e R2, R3 a ZD1 ~ transformace 12 V logiky na logiku 5 V (klí spínací sk í ky v poloze „2“) R4, R5, D2 a ZD2 ~ transformace 12 V logiky na logiku 5 V (vnit ní osv tlení – dve e idi e) D1 ~ dioda k potla ení zákmit zp sobených cívkou relé
3
Využití I/O bran je zde jednotn ur eno z d vodu snadné kontroly funkce programu. 9 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
key (+12 V)
+12 V
R3
S2
p3.4
D2
ZD1
R2
R1
S1
p3.5
R4
S3
UCC
R5
ZD2
+12 V D1 p3.0 . . . p3.3
UCC
Re1
p1.3
T1
P1
p1.4
T2
Ukázka možného p ipojení periferních obvod k AT89C2051 Na následující stran je uveden p íklad možného ešení ve form algoritmu. Z d vodu srozumitelnosti je zde uvedena stru ná legenda usnad ující „ tení“ algoritmu. Legenda k objasn ní funkce algoritmu: prk ~ spína (žárovky) parkovacích sv tel key ~ klí spínací sk í ky v poloze „2“ dor ~ (door) dve ní spína dve í idi e aud ~ zvuková signalizace srt ~ spína (žárovky) tlumených sv tel lng ~ spína (žárovky) dálkových sv tel smg ~ spína (žárovky) mlhových sv tel Blok SetUp eší p edevším výchozí nastavení I/O bran po inicializaci systému. Levá ást algoritmu popisuje situaci, kdy klí spínací sk í ky není v poloze „2“4. Je zde ešeno ovládání akustické signalizace a zhášení tlumených, dálkových a mlhových sv tel v p ípad , že klí spínací sk í ky není v poloze „2“. V pravé ásti algoritmu je nazna eno ovládání a vzájemné blokování tlumených, dálkových a mlhových sv tel v p ípad , že klí spínací sk í ky je v poloze „2“. aktivní.
Výstup pozitivním sm rem z rozhodovacích len se p edpokládá pro p ípady, kdy je testovaná funkce
4
(poloha „0“~p ístroje v p ístrojovém panelu neaktivní, volant uzam en, poloha „1“~ p ístroje v p ístrojovém panelu neaktivní, volant odem en, „2“~ p ístroje v p ístrojovém panelu aktivní, volant odem en, „3“~ p ístroje v p ístrojovém panelu neaktivní, volant odem en, spoušt ní motoru) 10 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
start aud off
SetUp srt ?
prk ?
lng ?
prk on
srt off
prk off
srt on key ?
lng ? dor ? smg ?
aud off aud on
lng off
lng on srt off lng off smg off
smg ?
smg off
smg on
Algoritmus možného ešení signalizace a ovládání osv tlení automobilu
11 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
4 Posuvný registr Klí ové pojmy: posuvný registr, asynchronní innost, synchronní innost.
out
in
S/P
Funkce posuvných registr byla probrána ve druhém ro níku v p edm tu CIT. Zde jsou uvedeny algoritmy sério / paralelního a paraleln / sériového posuvného registru. Posuvné registry mohou být nap íklad využity jako software-ov ešené vysíla e a p ijíma e sériového kanálu.
out
P/S
in
Zde uvedený sério / paralelní registr te informace prost ednictvím brány P3.7 a na výstup je p edává prost ednictvím portu P1
Schématické ozna ení posuvných registr
Ukázka programu (sério / paralelní posuvný registr) 1
SetUp
;p edcházející ; ásti ; programu
. . . 2
3
c=p3.7
rotation
SetUp: . . . Cykl:
4
5
6
wait
8x rotation ?
mov rlc acall djnz mov ajmp
;výchozí nastavení ; pro innost ; posuvného registru c,p3.7 a Wait num,Cykl p1,a SetUp
; tení vstupní hodnoty ;p edání do ACC ; asová synchronizace ;p e ten celý bajt ? ; ano ! (zobrazení) ;další bajt
out
Algoritmus sério / paralelního posuvného registru Legenda k funkci algoritmu: (1) nastavení výchozí signalizace, prvotní nastavení pro synchronizaci tení vstupního signálu (2)
tení vstupního signálu 12 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7 (3) postupné azení vstupního signálu do paralelního registru (4)
asová prodleva p ed tením dalšího vstupního signálu
(5) vyhodnocení po tu p evzatých signál ze vstupu (6) zobrazení transformované informace na výstupu Posuvný registr fungující v souladu s uvedeným algoritmem a programem pracuje v asynchronním režimu (perioda tení vstupních informací je ur ena zde blíže nespecifikovanou zpož ovací smy kou). Na následující stran je ukázka realizace paraleln / sériového registru, který je synchronizován vn jším signálem (perioda tení vstupních informací není ur ována zpož ovací smy kou, ale m že být i prom nná v závislosti na charakteru vstupního signálu). Legenda k funkci algoritmu: (1) nastavení výchozí signalizace, prvotní nastavení pro synchronizaci tení vstupního signálu (2)
tení vstupní informace (data k p evodu)
(3)
ekání na p íkaz k zahájení p evodu
(4)
ekání na vzestupnou hranu vn jšího synchroniza ního signálu
(5) posun aktuálního bitu pro výstup (6) výstup aktuálního bitu (7)
ekání na sestupnou hranu vn jšího synchroniza ního signálu
(8) vyhodnocení po tu bit ur ených k p evodu
4.1
Cvi ení k probrané kapitole Vysv tlete innost programu realizujícího funkci asynchronního sério / paralelního posuvného registru. Objasn te rozdíl ve funkci synchronního a asynchronního posuvného registru. Uve te p íklady možného použití posuvných registr .
13 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
1
2
SetUp
Ukázka programu (paraleln / sériový posuvný registr)
inp
SetUp: mov
3 enter ?
4 sync ?
5
rotation
6
p3.0=c
;p edcházející ; ásti ; programu
. . .
Enter:
mov jnb
SyncN: njb rlc mov SyncY: jb
num,#8
;výchozí nastavení
a,p1 p3.7,Enter
; tení ze vstupu ;provést p evod ? ; ano !
p3.1,SyncN ;"sync" = H ? ; ano ! a ;výstup p3.0,c ; bitu
p3.1,SyncY ;"sync" = H ? ; ne ! djnz num,SyncN ;celý bajt ? ajmp SetUp ; ano ! (další p evod)
7 sync ?
8 8x rotation ?
Algoritmus paraleln / sériového posuvného registru
14 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
5 Obousm rný íta P íklad s áste ným ešením: Promyslete HW strukturu, zakreslete algoritmus a napište program plnící funkci íta e ítajícího vn jší signály. Modul ítání je pevný (256). Aktuální stav íta e a je prezentován prost ednictvím portu P1. Vstup íta e nech je realizován prost ednictvím P3.0. K volb sm ru ítání použijte P3.1 (P3.1=H~ ítání vp ed, P3.1=L~ ítání vzad). Pozastavení ítání prost ednictvím P3.2 (P3.2=H~ ítání pozastaveno, P3.2=L~ ítání pokra uje od dosažené hodnoty). Reset íta e prost ednictvím P3.3 (P3.3=H~provedeno výchozí nastavení íta e, P3.3=L~režim ítání). Na následující stránce je uveden algoritmus a nazna eno programové ešení zadaného úkolu. Algoritmus je navržen tak, že v dob pozastavení íta e je možno provést i jeho reset. Reset je též možno provést po každé sestupné hran vstupního signálu. V dob ekání na vzestupnou hranu vstupního signálu již íta resetovat nelze. Algoritmus je dále navržen tak, že o sm ru ítání lze rozhodnout ješt i v dob hranu vstupního signálu. (Popisovaný íta ítá v okamžiku vzestupné hrany.)
ekání na vzestupnou
Poznámky k realizaci: Symbol count, použitý v algoritmu, ozna uje ítací registr. P i zápisu vlastního programu v nujte pozornost v tvení, které má zajistit inkrementaci, nebo dekrementaci ítacího registru v závislosti na volb sm ru ítání.
5.1
Cvi ení k probrané kapitole Objasn te funkci íta e ítajícího vp ed nebo vzad. Algoritmus navrženého ešení není komentován – popište podrobn jeho funkci. Navrhn te vlastní algoritmus, který umožní provedení resetu i v dob vstupního signálu.
15 / 32
ekání na vzestupnou hranu
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
start
Ukázka programu obousm rného íta e . . . mov
p3.3 = = 1
Repeat: jnb mov mov
count = 0 p1 = 0
Skip: p3.2 = = 1
In0:
Low: p3.0 = = 1
High: Out:
p3.1 = = 1
In1: + + count
- - count
p1 = count
p3.0 = = 1
Algoritmus obousm rného íta e 16 / 32
p1,#0
;p edchozí ; ásti ; programu ;nula na výstup
p3.3,Skip count,#0 p1,#0
;provést reset ? ; ano ; provést !
jb
p3.2,Repeat ;pozastavit ítání ? ; ne !
jnb
p3.0,In0
jb
p3.1,High
;vzestupná hrana ? ; ano ! ; ítat vp ed ? ; ne !
dec count ajmp Out
;aktualizace íta e ;hodnota na výstup
inc
count
;aktualizace íta e
mov
p1,count
;výstup hodnoty
jb p3.1,In1 ajmp Repeat
;stále úrove H ? ; ne ! (opakování)
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
6
íta s prom nným modulem ítání P íklad s áste ným ešením:
Navrhn te HW strukturu a algoritmus a program pro íta ítající pouze vp ed. Po dosažení hodnoty odpovídající modulu (modul – 1) nech proces ítání pokra uje po vynulování ítacího registru. P epnutí íta e z režimu ítání do režimu zadávání modulu a je možné v libovolném okamžiku. Pam ové místo k uložení modulu ítání zvolte osmi bitové. Modul bude zadáván prost ednictvím dolní tetrády P3 ve dvou fázích: 1) dolní tetráda 2) horní tetráda. Informace o modulu musí být zobrazována na výstupu íta e (P1). K ovládání použijte jediný ovládací prvek nazvaný set. Algoritmus íta e navrhn te tak, aby íta ítal v okamžiku sestupných hran vstupního signálu. Poznámky k realizaci: K na ítání nov zvoleného modulu ítání bude využito instrukcí swap (to umožní na tení horní i dolní tetrády budoucího modulu ítání prost ednictvím dolní tetrády portu P3). K zápisu druhé (v tomto p ípad dolní) tetrády nov zvoleného modulu nelze použít instrukci mov, došlo by k p epsání již zadané horní tetrády modulu. Program je vhodné napsat tak, aby systém prost ednictvím výstupu signalizoval svou innost (v našem p ípad by m l postupn zobrazovat nov zadávaný modul ítání). Pro korektní innost systému musí být v segmentu pro nastavení v azen sudý po et vzájemn inverzních brzdících smy ek (v opa ném p ípad by totiž nebylo možné režim zadávání nového modulu již opustit).
6.1
Cvi ení k probrané kapitole Objasn te funkci íta e s prom nným modulem ítání (zvolte I/O bránu pro prvek set). Popište funkci nekomentovaného algoritmu uvedeného na další stran . Napište program plnící funkci íta e s prom nným modulem ítání v souladu s uvedeným algoritmem.
17 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
start
counter = 0 vloženíp3 do acc odstranìní horní tetrádyacc vloženíacc do modul vloženímodul do p1
set ?
set ? in ?
vloženíp3 do acc odstranìní horní tetrádyacc zámìna tetrád vacc "modul = modul OR acc" vloženímodul do p1
set ?
set ?
in ?
vložení 0 do p1
p1 = counter + + counter
counter == modul
set ?
Algoritmus íta e s prom nným modulem
18 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
7 Obousm rný íta s prom nným modulem ítání P íklad s áste ným ešením: Jak vyplývá z názvu, tento íta integruje funkce obou íta uvedených na p edchozích stránkách. Prostudujte funkci dále uvedeného algoritmu obousm rného íta e s prom nným modulem ítání a napište vlastní program. Ukázka použití instrukce „CJNE“ k testování aktuální hodnoty „CNT“. ( Poznámka: instrukce „CJNE“ ovliv uje „C“.) . . . (1) Test zda CNT > = MOD Test: mov
a,mod
;p íprava k porovnání hodnot
cjne
a,cnt,Neq
;MOD
mov
cnt,#0
;CNT > = MOD
CNT
skok
Kor: ret
;test dokon en
Neq: jc
Kor
;CNT > MOD
skok
;test dokon en
ret (2) Test zda CNT = MOD Test: mov
a,mod
;p íprava k porovnání hodnot
cjne
a,cnt,Neq
; MOD
cnt,mod
;CNT > = MOD
CNT
skok
Kor: mov ret
;test dokon en
Neq: jc ret
7.1
Kor
; CNT > MOD
skok
;test dokon en
Cvi ení k probrané kapitole Objasn te funkci obousm rného íta e s prom nným modulem ítání. Podrobn popište funkci výše uvedených programových segment . Napište program plnící funkci íta e s prom nným modulem ítání v souladu s uvedeným algoritmem.
19 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
start
cnt = 0 mod = 0 up = H
set ?
set ?
H tetráda
inp ?
set ?
set ?
set ?
L tetráda
inp ?
set ?
up ?
+ + cnt
cnt = = 0
cnt = mod
set ?
cnt > = mod
1
cnt = 0 - - cnt
cnt > = mod
2
p1 = cnt
Algoritmus obousm rného íta e s prom nným modulem ítání 20 / 32
cnt = mod
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
8 Vratný íta Vratný íta se svou funkcí podobá íta i obousm rnému. U obousm rného íta e lze sm r ítání volit vn jším signálem, u íta e vratného je sm r ítání volen samo inn vždy po dosažení mezní hodnoty. V p íkladu, který popisuje následující algoritmus dochází ke zm n sm ru ítání vždy, je-li dosaženo hodnoty counter = modul - 1 (sm r vp ed se zm ní na sm r vzad) a vždy po dosažení hodnoty counter = 0 (sm r vzad se zm ní na sm r vp ed). Algoritmus je navržen tak, aby zadání nového modulu mohlo prob hnout jak p i ekání na vzestupnou hranu, tak p i ekání na sestupnou hranu vstupního signálu. Po startu je modul ítání nastaven na hodnotu 256 a íta
ítá od hodnoty 0 sm rem vp ed.
Soupis použité symboliky v algoritmu: out ~ výstup íta e (režim ítání), zobrazení modulu (režim nastavení nového modulu) up ~ p íznak sm ru ítání (up=1 ~ ítání vp ed) counter ~ ítací registr modul ~ registr k uložení modulu ítání in ~ vstup íta e set ~ ovládací prvek (p epnutí do režimu zadávání nového modulu, ovládání zadávání modulu a návrat do režimu ítání) Poznámky k realizaci: Pozornost v nujte vy ešení p epínání sm ru ítání p i dosažení krajních mezí.
8.1
Cvi ení k probrané kapitole Objasn te funkci vratného íta e s prom nným modulem ítání. Popište funkci nekomentovaného algoritmu uvedeného na další stran . Napište program plnící funkci íta e s prom nným modulem ítání v souladu s uvedeným algoritmem.
21 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
start
out = 0 up = H counter = 0 modul = 0
out = 0
set ?
in ? ètení a zavedení HT in ? set ?
set ? set ?
ètení a zavedení LT
up = = H
- - counter + + counter
set ? counter == 0
counter == modul - 1
up = H
up = H counter = 0 out = 0
up = L
out = counter
Algoritmus vratného íta e s prom nným modulem ítání
22 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
9 Binárn - dekadický p evodník V technické praxi vzniká pom rn asto pot eba zobrazit zm enou, vypo tenou, nebo jinak získanou binární hodnotu. Použijeme-li k zobrazení sedmi segmentový displej, nebo LCD, je vhodné zobrazit hodnotu v dekadické soustav . Pak je pot eba ešit p evod ísla z binární do dekadické soustavy. Algoritmy ešící daný problém mohou být založeny na r zných principech, n které vedou k cíli rychle, jiné pomaleji, n které jsou rozsáhlé, jiné jednoduché. Zde je uveden algoritmus realizující p evod 16-ti bitové hodnoty. Legenda k algoritmu: BH ~ horní bajt p evád ného ísla BL ~ dolní bajt p evád ného ísla JP, DP, SP, TP ~ po ítadla (jednotek, desítek, stovek a tisíc ) J, D, S, T, X ~ výsledná hodnota (jednotky, desítky, stovky, tisíce, desetitisíce) Z algoritmu uvedeného na následující stran vyplývá, že p evod je realizován v cyklech a doba pot ebná k jeho dokon ení m že být r zn dlouhá (vyšší p evád né hodnot odpovídá delší doba pot ebná k p evodu). K realizaci p evodu jsou zavedeny pomocné prom nné (po ítadla). Svým principem p evodník p ipomíná po ítadlo ujetých kilometr používané u automobilu starší konstrukce. Registry obsahující p evád nou binární hodnotu jsou postupn dekrementovány a každé dekrementaci odpovídá zvýšení hodnoty odpovídajícího dekadického íta e s ohledem na jeho sou asnou vlastní a místní hodnotu.
9.1
Cvi ení k probrané kapitole Objasn te funkci binárn dekadického p evodníku. Popište funkci nekomentovaného algoritmu uvedeného na další stran . Uve te p íklady možného použití p evodníku.
23 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
convert
JP=10, J=0, DP=10, D=0, SP=10, S=0, TP=10, T=0, X=0
BH = = 0
BL = = 0
hotovo
BL = = 0
BL = 255 - - BH
- - BL
- - JP
J=0 JP = 10 - - DP
D=0 DP = 10 - - SP
S=0 SP = 10 - - TP
JP = = 0
DP = = 0
SP = = 0
TP = = 0
++J
++D
++S
++T
Algoritmus binárn dekadického p evodníku
24 / 32
T=0 TP = 10
++X
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
10 Zámek na kód 10.1 Popis funkce P edpokládejme, že našim úkolem je návrh systému realizujícího funkci zámek na kód. Popis požadované funkce: ty ciferný kód je trvale a bez možnosti zm ny zapsán v pam ti programu. Cifry lze volit stiskem jednoho z osmi tla ítek p ipojených k P1. Systém signalizuje (LED) stisk tla ítka a režimy innosti (zav eno – otev eno, špatný kód). Systém ovládá elektromagnetický zámek. Signalizace chyby musí prob hnout až po stisku tvrtého tla ítka. Vhodným zp sobem musí být vy ešena eliminace zásahu cizí osoby, která mohla zadat n kolik údaj ve snaze o neoprávn ný vstup. Návrh možného ešení: Je-li zadána alespo jedna hodnota, svítí p íslušná signalizace a systém umožní provést software-ový reset, nebo nedojde-li k zadání celého kódu ve stanoveném limitu provede se software-ový reset samo inn . +5V R1
+5V
GND
+5V
+U
LED P1.0 P1.1
Re RLED
DR
AT89C2051
TL1
TR
P1.7
krystal
27 pF
27 pF
Redukované schéma HW struktury zámku na kód
10.2 Algoritmus pro funkci zámek na kód Na následující stránce je uveden algoritmus, který nazna uje možné software-ové ešení funkce zámku na kód v souladu s výše uvedeným popisem. Kód je v tomto p ípad umíst n v pam ových bu kách. Vyhodnocování správnosti kódu je realizováno v cyklech a k na ítání kódu z pam ti je použito nep ímé adresování. K vyhodnocení zadaných hodnot je použito instrukce pro rozdíl (je li rozdíl požadované a p e tené hodnoty nulový, je stisknuto správné tla ítko). Testovací cyklus je ukon en po zadání tvrté cifry. Pak dojde k do asnému otev ení dve í, nebo k vyhlášení poplachu. Eliminace zásahu cizí osoby je zde ešena m ením asu mezi jednotlivými stisky tla ítek. Je-li prodleva mezi jednotlivými stisky tla ítek p íliš dlouhá – doposud zadaný kód je „zapomenut“ a je pot eba jej zadat znovu. Algoritmus je zjednodušený a ne eší nap íklad problém zákmit kontakt tla ítek (systém by tak mohl vyhodnotit jediný stisk tla ítka jako opakovaný stisk stejného tla ítka a to by vedlo k chybné funkci).
25 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
start
Set Up
input keyboard
press ? first + + r0 a = a - @r0
first ? 0?
- - time error
time out ?
all ?
press ? error ? open wait 1 close
alarm ON wait 2 alarm OFF
Algoritmus zámku na kód
26 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
11 Hlídací a výstražné za ízení asté uplatn ní nachází monolitické µ-po íta e p i realizaci bytových nebo automobilových hlídacích systém . Tato za ízení mohou sledovat neoprávn né vniknutí osob, nebo i další události (požár, poruchu vodoinstalace, …). P i návrhu systému budeme v našem p ípad vycházet z již existujícího zámku na kód, který upravíme a rozší íme o další funkce. Ke snímání informací z hlídaného prostoru se používají r zná idla. Nap íklad: Jazý kové kontakty s permanentním magnetem, prostorové sníma e (infra, dopler RL), spína e (paraleln spojené – vyhodnocuje se sepnutí, sériov spojené – vyhodnocuje se rozepnutí). Je-li vedení mezi úst ednou alarmu a idlem p ístupné cizím osobám, musí být chrán no. Ochranu vedení lze ešit nap íklad m ením elektrického odporu vedení. Systém je schopen vyhodnotit p erušení vedení, zkrat vedení a inicializaci idla. p erušení vedení
R1 vedení k úst edn
zkrat vedení R2
idlo
K objasn ní principu vyhodnocení p erušení vedení, zkratu vedení a aktivace idla Problematika hlídacích a výstražných systém je pom rn široká, na další stran je pro ilustraci uveden algoritmus popisující možné ešení takového za ízení.
11.1 Cvi ení k probrané kapitole Objasn te funkci „Alarmu“ v návaznosti na d íve uvedený zámek na kód. Popište funkci idel u zde navrhovaného „Alarmu“. Napište program plnící funkci v souladu s algoritmem uvedeným na následující stran .
27 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
start
výchozí nastavení
narušení ?
poplach ON
deaktivace ?
opatøení
prodleva 2
deaktivace OK ?
poplach ON
aktivace ?
prodleva 1
poplach OFF
nový kód ?
nový kód
potvrzení nového kódu
nový kód OK ?
Algoritmus alarmu 28 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
12 Technická data LCD Klí ové pojmy: LCD, adi LCD, signály RS, R/W a E. 12.1 Úvod do problematiky Interaktivní systémy na bázi monolitických µ-po íta asto používají k zobrazení informací displeje z tekutých krystal (Liquid Crystal Display). Krom sedmi – segmentového provedení se tyto displeje vyrábí v provedení alfanumerickém, grafickém, nebo kombinované. Pro zajišt ní dobré itelnosti zobrazovaných informací mohou být displeje podsvíceny. Nej ast ji používané LCD jsou v sou asné dob alfanumerické displeje, komunikace s nimi je relativn jednoduchá a zobrazení informací není náro né na pam ové obvody. Tyto displeje slouží k zobrazování r zných údaj ve form písmen, íslic a zvláštních znak . Znaky lze v omezeném množství a form generovat. N kte í výrobci nabízejí výrobu LCD podle specifikace zákazníka (toto je však rentabilní až pro v tší série). Znaky na LCD jsou zobrazovány v jedné nebo n kolika ádkách obvykle ve dvou fontech5. LCD jsou opat eny adi em (nej ast ji se používají adi e firmy Hitachi HD44780U, nebo adi e s nimi kompatibilní). adi e umož ují zjednodušit komunikaci LCD s monolitickým µ-po íta em a zajiš ují provád ní rutinních operací pot ebných k zobrazování požadovaných informací. LCD jsou velmi jemná a citlivá za ízení, mohou být poškozeny nap íklad mechanickými ot esy nebo tepeln . Jsou rovn ž citlivé na statickou elekt inu. adi LCD obsahuje trvalou pam , v níž jsou uloženy znaky, které mohou být zobrazovány. Mnozí distributo i LCD však dováží displeje s tzv. asijskou znakovou sadou. Krom základních písmen „latinky“ (malých a velkých) a íslic je dopln na ada u nás nepoužitelných znak (rozsypaný aj). Ozna ení displej je ešeno kódem a lze si tedy snadno vybrat požadovaný typ:
Legenda: 1
ozna ení výrobce
2
typ LCD
3
po et znak v ádce (bod v ádce)
4
po et ádek (bod ve sloupci)
5
podsv tlení
6
provedení konektoru
7
typ a barva LCD
8
ozna ení modelu
9
5
adi a znaková sada
10
typ polarizátoru
11
verze
druh písma 29 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
12.2 Technická data LCD Alfanumerické displeje jsou opat eny p ípojným místem se 14-ti nebo 16-ti vývody (dva vývody bývají použity k samostatnému napájení podsv tlení LCD). Elektronické obvody LCD nejsou chrán ny proti nap ovému p etížení. K nastavení kontrastu zobrazení se v n kterých p ípadech využívá záporné nap tí6. Ke generování tohoto nap tí lze vyžít obvod MAX232, který bývá použit ke konverzi logických úrovní p i komunikaci s po íta i t ídy PC. Ozna ení kontakt LCD: 1
VSS (GND)
2
VDD (+ 5V)
3
V0 (nastavení kontrastu)
4
RS (p enos instrukcí nebo dat)
5
R/W (volba sm ru p enosu informací)
6
E (potvrzení operace) DB0 ÷ DB7 (datová sb rnice)
7 ÷ 14 15
A (kladný pól napájení podsv tlení)
16
K (záporný pól napájení podsv tlení)
kontakty 1
plošný spoj s adi em 16
montážní otvory
aktívní plocha
Mechanické uspo ádání LCD Funkce signál LCD: Signál RS (Register Select) ur uje, zda po sb rnici budou p enášena data nebo instrukce. Signál R/W (Read Write) nastavuje sm r p enosu informace (do LCD, nebo z LCD). Signál E (Enable) slouží jako pokyn k vykonání operace. Sb rnice je osmi – bitová, s LCD lze však komunikovat i ve ty – bitovém režimu. Tento zp sob komunikace je s ohledem na HW strukturu obvod jednodušší a z pohledu použití I/O bran monolitického µpo íta e úsporn jší.
6
viz katalogový list p íslušného LCD 30 / 32
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
K ovládání LCD se využívá n kolik p íkaz (instrukcí): •
vymazání znak ur ených k zobrazení DDRAM7 (display data RAM);
•
nastavení nulté adresy DDRAM;
•
nastavení módu (posun kurzoru, posun zobrazení, zapnutí / vypnutí displeje, zapnutí / vypnutí blikání kurzoru);
•
funkce displeje (8 – mi bitový nebo 4 – bitový režim p enosu, po et ádek, výb r fontu);
•
nastavení adresy v CGRAM8 (character generator RAM);
•
nastavení adresy DDRAM (pozice znaku pro zobrazení);
•
tení BF9 (busy flag);
•
zápis dat do CGRAM nebo DDRAM;
•
tení dat z CGRAM nebo z DDRAM.
12.3 Komunikace s LCD Interní obvody realizující reset LCD fungují korektn pouze v p ípad , že napájecí nap tí p i p ipojení nar stá stanovenou rychlostí (z 0,2V na 2,7 / 4,5V za 0,1 ÷ 10 ms). Pokud není požadovaná strmost nár stu napájecího nap tí zajišt na je nutné provést reset LCD software-ov (inicializa ní sekvence jsou popsány na stránkách výrobce). Pro ilustraci zde uvádím p ehlednou tabulku dokumentující zp sob komunikace s LCD v etn parametr a výkladu mnemonických zkratek.
Na následující stránce je uvedena tabulka zobrazující „evropskou“znakovou sadu.
7
pam pro znaky vybrané k zobrazení pam znakové sady 9 p íznak zaneprázdn ní adi e 8
31 / 32
asových
SPŠ, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7
12.4 Cvi ení k probrané kapitole Objasn te vlastnosti a výhody použití LCD pro návrh systém s monolitickými µ-po íta i. Popište zp sob zna ení používaného pro LCD. Vysv tlete pojmy CGRAM a DDRAM.
32 / 32