SISTEM DEMODULASI DAN MODULASI PADA PENERIMA DAN PEMANCAR SIARAN TELEVISI DIGITAL

Pusat Penelitian Informatika - LIPI

SISTEM DEMODULASI DAN MODULASI PADA PENERIMA DAN PEMANCAR SIARAN TELEVISI DIGITAL Rustini S.K., Fredrika H. Kana Pusat Penelitian Elektronika dan Telekomunikasi - Lembaga Ilmu Pengetahuan Indonesia Jl. Sangkuriang Bandung 40135 Telp. : (022)2504661; fax. : (022)2504659

ABSTRAK Dengan perkembangan teknologi penyiaran akhir-akhir ini, sistem transmisi satelit telah menggunakan sistem digital. Hal ini dilakukan karena adanya perbaikan dalam kualitas transmisi, dan makin berkembangnya teknologi di bidang komponen elektronika untuk Large-Scale Integrated Circuit (LSI), Very Large Scale Integrated Circuit(VLSI) dan teknologi digital. Pada saat yang bersamaan, juga adanya perkembangan dalam penggunaan modulasi multifasa dan penggunaan multilevel quadratic amplitude modulated (QAM), telah memungkinkan penggunaan format transmisi digital melalui terrestrial microwave dan link melalui satelit. Kecenderungan ini telah memotivasi penggunaan sistem digital untuk transmisi siaran televisi. Untuk merelay sinyal televisi yang berasal dari satelit digital tersebut perlu dipelajari sistem demodulasinya yang akan digunakan sebagai sinyal masukan pada stasiun penyiaran ulang televisi swasta yang telah menggunakan sistem transmisi satelit digital dan sistem modulasi untuk memancarkan kembali melalui pemancar TV Digital. Usulan kegiatan ini merupakan lanjutan dari kegiatan tahun 2002 dan penelitiannya direncanakan berlangsung selama 4 (empat) tahun apabila dana yang turun sesuai dengan yang direncanakan.

PENDAHULUAN Dengan makin meluasnya penggunaan Multimedia dan ISDN (IntegrateService Digital Network), maka lambat laun teknologi televisi akan mengalami perubahan ke sistem digital, terutama sarana transmisinya, disamping peralatan studio seperti peralatan rekaman, baik rekaman pita magnetic maupun laser disk. Untuk mengantisipasi perubahan tersebut, maka sistemnya perlu dipelajari sejak dini, agar LIPI sebagai lembaga peneletian dapat memberikan sumbang saran dalam pemilihan sistem, teknologi yang digunakan, dan sebagainya. Teknologi ini perlu dipelajari, diteliti dan dikembangkan karena terdapat

Kedeputian Ilmu Pengetahuan Teknik

1

Bandung, 29 – 30 Juli 2003

berbagai metode yang digunakan (jenis modulasi/ demodulasi), serta untuk mendigitasi signal berpita lebar bukanlah hal yang mudah. Tahun 1970 merupakan awal terjadinya revolusi dalam pengoperasian studio televisi dengan menggunakan teknologi video digital. Pada awal teknologi digital dibatasi dengan alat yang disebut “digital black boxes” atau kotak hitam digital. Kotak hitam digital ini mempunyai analog input dan output ports dan didalamnya mengandung digital signal processing yang terdiri dari timebase correctors, frame synchronizers dan srandard converters. Pada tahun 1980mulai dipasarkan digital video tape recorder berdasarkan rekomendasi CCIR, namun berbagai macam kotak hitam digital seperti digital video effect (DVE), sistem grafik yang bekerja pada berbagai sistem yang tidak saling berkorelasi dan tidak kompatibel dengan standard CCIR juga banyak terdapat dipasaran. Sebagai akibatnya, interkoneksi antar berbagai digital black boxes menjadi sangat sukar dan tidak mungkin tersambung. Pada tahun 1990 an baru diadakan aktivitas standarisasi yang dipimpin oleh “Society of Motion Pictures and Television Engineers (SMPTE)”. Diantara berbagai standard yang berkembang antara lain digital composite video standard (4fsc) dan standard sambungan bit-serial, sehingga berbagai bentuk produksi video dan peralatan rekaman dapat diperoleh denan bit-serial input/output. Dengan sudah adanya standard tersebut, maka kita sudah dapat ikut mengadakan penelitian di bidang ini sesuai dengan standard CCIR yang biasa kita gunakan. Sesuai dengan usulan kegiatan yang telah diajukan pada tahun 2002 ini diadakan penelitian mengenai demodulator dan modulator signal TV digital. Dalam hal transmisi, pada saat ini beberapa televisi swasta telah menggunakan transmisi satelit digital, yang sistemnya satu sama lain berbeda. Mereka menyewa transponder dengan sistem digital, dengan alasan sewanya lebih murah daripada sistem analog yang sebelumnya digunakan, karena dalam sistem digital satu transponder dapat digunakan oleh beberapa siaran televisi (maksimum 16 kanal TV), sedangkan pada sistem analog maksimum hanya dapat digunakan oleh 2 kanal TV. Dengan adanya perubahan ini, masyarakat di daerah tertentu yang semula dapat menerima siaran televisi swasta tersebut, 2

Pemaparan Hasil Litbang 2003


sekarang tidak dapat menerimanya, karena kalaupun mempunyai sistem penerima televisi satelit (dengan antena parabola), sistem penerima yang mereka punyai masih sistem analog, sedangkan sistem penerima satelit digital belum banyak di pasaran dan harganya mahal, karena sampai saat ini pembuatannya masih dikuasai luar negeri. Alasan lain yang menjadikan kecenderungan perubahan sistem analog ke sistem digital antara lain, karena akan ada perbaikan dalam hal mutu gambar dan bebas terhadap masalah perubahan gambar yang disebabkan oleh waktu, temperatur dan tegangan. Dengan demikian akan mempermudah pemeliharaan peralatan. Selain itu dengan perkembangan teknologi pemancar, hal-hal yang perlu diantisipasi adalah kebutuhan akan pemancar televisi digital, mengingat penelitian sistem televisi digital ini telah lama dimulai di negara maju, bahkan sudah ada yang menggunakan sistem penyiaran televisi digital ini (antara lain di Amerika serikat dan Jepang, bahkan Singapura merencanakan akan memulainya pada tahun 2003). Apabila semua negara maju telah mengalihkan teknologi penyiaran televisinya dari sistem analog ke sistem digital, dengan sendirinya semua produksi peralatan analog yang mereka buat akan dialihkan ke sistem digital, dan Indonesia akan terkena dampaknya, sehingga mau tidak mau harus ikut beralih juga ke sistem yang mereka buat. Dengan demikian peluang pasar di dalam negeri sendiri akan cukup besar, terutama setelah berlakunya Otonomi Daerah, masing-masing daerah berlomba untuk mencari cara penyampaian informasi ke daerah-daerah yang dikuasainya dengan tujuan untuk memajukan daerahnya, baik untuk pertumbuhan ekonomi maupun pembangunan daerahnya. Hal ini akan sangat baik apabila dapat dipenuhi oleh produksi dalam negeri, paling tidak sebagian dari kebutuhan. Kegiatan ini juga diajukan, karena para peneliti yang terlibat telah berpe-ngalaman dalam penelitian dan perekayasaan Pemancar TV, peralatan studio TV, digital radio, dan pengetahuan-pengetahuan yang mendukung bagi terlaksananya kegiatan ini. Sedangkan untuk bahan literatur, selain buku-buku tentang komunukasi digital dan majalah-majalah, juga mencari artikel-artikel yang sesuai melalui Internet.


3


Untuk bagian Radio Frequency (RF) sistem transmisi digital ini sama dengan sistem analog, namun di bagian sinyal dasar (baseband) sangat berbeda, oleh karena itu penelitian ini akan difokuskan dalam hal signal processingnya dan sistem modulasi dan demodulasinya. Pada bagian signal processing ini tidak hanya sekedar mengubah signal analog ke digital atau sebaliknya, namun ada hal-hal sebagai berikut: di bagian modulator perlu dipelajari/diteliti/dibuat analog to digital converter, pulse code modulation (PCM), data compression dan interframe coding baik untuk video maupun audio, serta QPSK (Quadrature Phase shift Keying) modulator. Sedang di bagian Demodulator masih perlu dipelajari/diteliti QPSK demodulator, decoder, Audio digital to analog converter dan video digital to analog converter, serta sebagai kelengkapannya perlu dibuat Power supply, LNB dan Tuner. Publikasi mengenai digital television broadcast ini masih sangat terbatas dan rangkaian-rangkaian elektroniknya belum dipublikasikan secara rinci,oleh karena itu untuk menelitinya, perlu diadakan percobaan-percobaan berdasarkan teori-teori yang ada. Signal processing yang digunakan dalam TV digital biasanya menggunakan sistem Pulse Code Modulation (PCM) yang dimulai dengan sampling dan coding (PCM), kemudian agar tidak memerlukan bidang frekuensi yang lebar, di bagian modulator signal video di”compressed” atau diciutkan dan dibagian demodulatornya di “decompressed” sehingga kembali ke signal normalnya. Cara seperti ini pernah dilakukan pada waktu penelitian digital radio, hanya signal yang diproses adalah signal audio atau signal percakapan. Untuk sistem Modulasi dan Demodulasinya akan digunakan sistem Quadrature Phase Shift Keyeng, yang biasa digunakan dalam sistem transmisi digital untuk signal yang mempunyai bidang frekuensi lebar.

BAGIAN MODULATOR Video Modulator terdiri dari Sampling signal analog pada frekuensi yang konstan, kuantasi sample tersebut, coding signal dan modulator QPSK seperti pada Gambar 1 berikut. Signal Analog

Sampler

Quantizer

Signal Coding

QPSK

Gambar 1. Blok Diagram Modulator Video Digital

4



Pada tahun pertama ini yang telah dilakukan study literature sebagai bahan untuk membuat perencanaan sistem modulator TV digital. Untuk persiapan percobaan telah dipelajari mengenai sampler untuk signal masukkan. Amplituda signal analog dicacah secara periodik oleh pulsa sempit dengan interval T, yang akan menghasilkan frekuensi sampling sama dengan: fs = 1/T. Sampling tersebut ekivalen dengan modulasi amplituda signan (fo) terhadap gelombang pembawa yang sama dengan frekuensi sampling (fs). Modulasi amplituda menghasilkan lower dan upper sidebands. Bentuk gelombangnya berupa segi empat yangmerupakan spektrum dengan komponen-komponen pada frekuensi sampling dan harmonisaharmonisanya. Peraturan signal sampling dikenal sebagai teori Nyquist yang menyebutkan bahwa untuk signal dengan lebar bidang frekuensi fb, frekuensi samplingnya harus sama dengan atau lebih besar dari 2fb, yaitu dua kali lebar bidang frekuensi yang disampling (dicacah). Sampling rate signal video bertahun-tahun berubah-ubah terus. Analog composite video signal dicacah pada multiplikasi frekuensi subcarrier. Pada awalnya frekuensi sampling yang digunakan 3fsc atau 13.3 MHz untuk sistem PAL, tetapi sekarang telah ditetapkan standard 17,7 MHz untuk sistem PAL Dengan frekuensi sampling yang lebih tinggi akan memudahkan pembuatan/ konstruksi filternya dan akan menghasilkan frekuensi response yang labih baik. Spesifikasi Umum Sampling Signal Digital Sistem PAL Seperti

telah

disebutkan

diatas,

bahwa

frekuensi

sampling

yang

digunakan

adalah17.734475 MHz yaitu 4 kali frekuensi subcarrier, karena Indonesia menggunakan system standard CCIR PAL B.. Terdapat jarak yang cukup jauh antara frekuensi baseband maksimum nominal untuk PAL B,G yang besarnya 5 MHz dengan frekuensi Nyquist yang besarnya 8.86 MHz (Gambar 2). Standard tidak menspesifikasikan filter yang digunakan, tetapi perancangannya memfasilitasikan frekuensi sampling yang tinggi. Masal;ah mungkin timbul dengan terjadinya overshoot yang tajam dan ringing apabila signal digital digenerasikan langsung dijadikan sebagai masukan (input) terhadap unit digital 4fsc, sebagai konsekuensi konstruksi filter yang bidang frekuensinya terbatas. Untuk


5


menghindari masalah ini, ujung /batas dari blanking digital dan risetime yang sesuai dengan signal analog harus dimasukkan sebagai bagian dari signal digital tersebut.

Gambar 2. Spektrum signal PALyang dicacah oleh 4fSC.

Gambar 3. Struktur interval Vertical Blanking Signal PAL

6



Struktur sampling. Gambar 3. Menunjukkan struktur interval vertikal blanking pada signal PAL secara rinci. Fasa burst warna bergantian antara +1350 dengan +2250. Pada subcarrier signal PAL terdapat offset 25 Hz seperti pada rumus berikut: fSC = 285.75fH + 25 Hz = 4,433,618.75 Hz Jumlah subcarrier per frame (2 field) sama dengan: fSC/25 = 177,344.75 cycles/frame Jumlah frame minimum terdiri dari jumlah integer dari perputaran subcarrier adalah 4(4 x 177,344.75 = 709,379) atau 8 fields. Signal analog dicacah (sample) pada frekuensi empat kali frekuensi subcarrier sepanjang sumbu subcarrier. Referensi fasa untuk clock pencacahan adalah subcarrier warna pada 00 (+ sumbu U). Gambar 4. menunjukkan posisi saat pencacahan 4fSC pada standard PAL.

Gambar 4. Sampling sesaat 4fFC pada Signal PAL analog komposit. Seperti telah disebutkan diatas, bahwa frekuensi sampling adalah 17,734,475 Hz. Jumlah perioda sample antara dua sinkronisasi horisontal digital adalah: FS/fH = 17,734,475.00/15,625.00 = 1135.0064 Jumlah total sample per frame = sample/line x line/frame = 1135.0064 x 625 = 709,379.


7


Digital signal processing memerlukan jumlah sample integer untuk menggam-barkan garis-garis televisi. Jumlah yang dipilih 1135 sample per garis, menghasilkan 709,375 sample per frame. Agar dihasilkan jumlah sample yang betul untuk setiap frame televisi, dua sample tambahan di tambahkan pada garis ke 313 dan 625. Dari 1135 sample dalam setiap garis gambar yang aktif (garis ke 313 dan 625 berada pada garis interval blanking vertikal), 948 sample membentuk bagian dari garis berupa digital aktif. Sisanya yang 187 sample membentuk interval horizontal blanking digital.

Gambar 5. Penomoran sample 4fSC signal PAL dan hubungannya dengan sinkronisasi horizontal Gambar 5. Melukiskan penomoran sample untuk garis yang tipikal. 948 sample pertama mewakili garis gambar yang aktif, dalam setiap garis didesain sample 0 dijadikan sebagai referensi. Sample yang 1135 diberi nomor dari 0 sampai 1134. Sample 0 sampai 947 berisi garis data digital yang aktif. Sample yang berada didalam interval horizontal blanking dimaksudkan untuk garis berikutnya. Garis analog yang komplit digambarkan oleh sample 948 sampai 0 termasuk sample 947. Rentang Kuantasi dan Implikasinya. Tabel 1. merupakan daftar level signal PaL analog terdiri dari 100/0/100/0 signal color bar dan hubungannya dengan 4fSC PAL digital hexadecimal untuk resolusi kuantasi 8 dan 10 bit. 8



8 bit resolution

10 bit resolution

Protected level FE 3FC,3FD, 3FE, 3FF Highest quantized level FE 3FB Peak chroma level >>FE* >>3FB* White level D3 34C Blanking level 3C 100 Sync tip level 04 016 Lowest quantized level 01 004 Protected levels 00 000, 001, 002, 0003 • nilai digital yang berhubungan dengan komponen warna kuning dan cyan dari signal color bar analog komposit PAL. Amplitudan signal-signal ini diluar jangkauan rentang kuantasi spesifikasi standard. Standard diberikan untuk level digital 1024 (210), diekspresikan dalam desimal sebagai 0 sampai 1023 atau dalam heksadesimal sebagai 000 sampai 3FF. Digital level 000, 001, 002, 003 dan 3FC, 3FD, 3FE, 3FF diproteksi dan tidak diperkenankan berada dalam digital stream. Hal ini menyisakan level digital 1016, dalam penomoran desimal diekspresikan berubah dari 4 sampai 1019 atau dalam heksadesimal dari 004 sampai 3FB untuk mempresentasikan signal video. Untuk sync tip ditentukan mempunyai harga desimal 4 atau dalam heksadesimal 004.

Gambar 6. berikut menunjukkan hubungan antara level signal PAL analog dan 10 bit sample dari signal color bar 100/0/100/0. Kuantisasi tertinggi untuk level signal analog adalah 908.3 mV, sesuai dengan level digital 1019 atau 3FB heksadesimal. Nilai ini berada dibawah signal color bar kuning dan cyan 100/0/100/0 pada subcarrier positif, yang sama dengan 933.5 mV. Konsekuensinya ada Kedeputian Ilmu Pengetahuan Teknik

9


negatif ruangan pada puncak dari signal. Pada Gambar 4 terlihat bahwa sampling sesaat dipilih pada signal yang berhubungan dengan warna kuning sebelum mencapai amplituda maksimum. Amplituda sample warna kuning sebesar 0.886 V, yang berada dibawah level kuntisasi tertinggi 908.3 mV. Maka D/A converter harus mampu merekonstruksi signal aslinya. Pendekatan dihasilkan pada sedikit perbaikan dari S/QRMS, dengan orde 0.5 dB tanpa ada distorsi signal. Secara teori S/QRMS dapat dihitung dengan rumus berikut: S Q RMS



fs  2 f max

(dB ) = 6.02n + 10.8 + 10 log10 

n fs fmax Vq VW – VB

 Vq    − 20 log10    V w − V B 

= 10 bits per sample = 17.72 MHz = 5 MHz = 1.2131 V = 0.7 V

Perhitungan S/QRMS adalah

S Q RMS

≈ 68.71dB

Gambar 7. Hubungan antara level PAL analog dengan sample digital 10 bit dari 100% signal color bar.

10



Struktur Raster Digital

Durasi aktifitas field digital melampaui durasi field analog. Perioda aktifitas field digital diposisikan mulai sebelum dan berakhir sesudah video analog. Dalam sekuensial empat field PAL, vertikal blanking digital diperpanjang dari garis 623 sample 382, ke garis 5 sample 947 termasuk untuk field I dan III dan dari garis 310 sample 948 ke garis 317 sample 947 termasuk untuk field II dan IV. Gambar 6 melukiskan hubungan antara vertikal blanking signal video analog komposit sistem PAL dengan vertikal blanking digital 4fSC PAL. Durasi aktifitas garis digital melebihi durasi aktifitas garis analog. Garis digital diposisikan dimulai sebelum dan berakhir sesudah video analog. Ujung blanking video analog berada selama perioda aktifitas garis digital. Interval horisontal blanking digital diperpanjang dari sample 948 ke sample 1134 termasuk pada semua garis diluar interval vertkal blanking digital.

Gambar 8. Interval horisontal blanking digital 4fSC PAL Gambar 8. menunjukkan lokasi beberapa sample yang signifikan yang muncul selama interval blanking horisontal pada garis tipikal. Posisi sample bervariasi untuk setiap garisnya

SISTIM DEMODULASI PADA PENERIMA TELEVISI DIGITAL

Demodulasi pada Penerima Televisi Digital lewat media transmisi Satelit, terdiri dari 2 bagian utama, yaitu : Channel Decoding. Source Decoding.


11


Karena penelitian ini adalah sistim demodulasi, maka pekerjaan yang terdahulu harus dilaksanakan adalah penelitian pada bagian Channel Decoding, sebelum dilanjutkan dengan bagian Source Decoding. Channel Decoding

Bagian Channel Decoding suatu sistim Demodulasi pada penerima televisi digital lewat Satelit, adalah bagian yang berfungsi untuk memperoleh kembali kanal yang membawa informasi suara dan gambar yang dipancarkan. Channel Decoding terdiri dari Tuner, QPSK Demodulator dan Forward Error Correction. Gambar Blok Diagram dari Channel Decoding adalah sebagai berikut : Antenna & LNB

TUNER

QPSK

FEC

Gambar 9. Blok Diagram Channel Decoding. Keluaran dari Channel Decoding tersebut akan diproses pada bagian Source Decoding. Dengan rangkaian Source Decoding, sinyal televisi yang berupa suara, gambar dan text, akan diperbaiki dan diperkuat, sehingga dapat ditampilkan pada layar monitor televisi, atau dipancarkan kembali lewat Pemancar sesuai dengan tujuan penelitian ini.

TUNER

Bagian Tuner yang diteliti dalam penelitian ini adalah bagian yang menerima sinyal digital Televisi dari satelit yang bekerja sebagai relay pada pita frekuensi tertentu. Pada penelitian ini dipilih pita frekuensi 950 – 2700 MHz karena pita frekuensi tersebut adalah frekuensi standard yang digunakan pada Digital Video Broadcasting dan Digital Broadcasting Satellite TV standard untuk daerah cakupan Amerika, Eropa dan Asia. Tuner terdiri dari bagian yang berfungsi sebagai tuning system, dan bagian yang berfungsi sebagai down converter.

12



Bagian dari tuning system yang diteliti antara lain adalah suatu Phase Lock Loop Frequency Synthesizer yang low phase noise; dikontrol dengan Inter Integrated CircuitBus (I2C-bus), didisain untuk satellite tuning system yang frekuensi kerjanya sampai dengan 2700 MHz. Pita frekuensi kerja tersebut dapat dipilih sesuai dengan transponder satelit yang digunakan oleh Pemancar Televisi Digital. Rangkaian Synthesizer terdiri dari bagian Pre-amplifier yang menerima frekuensi pembawa RF dari satellite (RFA dan RFB), yang dengan pembagi utama (17-bit divider), Synthesizer dapat menerima frekuensi RF sampai dengan 2300 MHz yang mencakup satellite zero-IF frequency range. Dengan menyelipkan tambahan divide-by-two prescaler antara preamplifier dan pembagi utama, Rangkaian Synthesizer dapat menerima pita frekuensi 2300 sampai dengan 2700 MHz. Blok Diagram dari Frequency Synthesizer ditunjukkan pada gambar 10.

Gambar 10. Blok Diagram Frequency Synthesizer. Rangkaian tersebut diatas dirancang untuk menerima frekuensi RF yang membawa sinyal televisi (suara, gambar dan text) yang dipancarkan oleh pemancar televisi dengan sistim digital lewat media transmisi Satelit, pada frekuensi operasi sampai dengan 2700 MHz. Sinyal RF yang masuk lewat RFA atau RFB, untuk frekuensi masukan sampai dengan 2300 MHz yang mencakup seluruh astellite Zero-IF frequency range,

oleh penguat

Preamplifier akan memicu 17-bit Main Divider yang akan memberikan masukan satu step


13


kepada Digital Phase Comparator yang akan memberikan keluaran comparison frequency pada pin XT/COMP. Untuk frekuensi masukan 2300 – 2700 MHz, diantara RF Pre-amplifier dan pembagi utama (17-bit

divider) diselipkan pembagi-2 (fixed divide-by-two) sebagai tambahan

prescaler sehingga 17-bit Main Divider memberikan masukan step yang besarnya dua kali step size yang menghasilkan comparison frequency diatas. Masukan yang satunya lagi dari Digital Phase Comparator, diperoleh dari crystal oscillator, melewati Reference Divider dimana pembaginya diatur dengan 4-bit latch yang dikontrol oleh Control Logic. Keluaran Reference Divider memberikan frekuensi referensi kepada Digital Phase Comparator. Kedua masukan tersebut diatas dibandingkan pada suatu fast phase detector yang pada blok diagram diatas disebut Digital Phase Comparator. Keluaran digital phase comparator menjalankan Charge Pump, yang dikontrol oleh Mode Control Logic. Keluaran charge pump menjalankan loop amplifier dan high voltage transistor yang menghasilkan tegangan yang dapat diatur (lewat tegangan supply 33 V) atau tuning voltage (VT). Tegangan keluaran VT yang dapat diatur tersebut digunakan sebagai tegangan yang akan menentukan frekuensi keluaran suatu Voltage Controlled Oscillator (VCO), terlihat pada gambar 11. berikut :

Gambar 11. Rangkaian gabungan Synthesizer dan VCO.

14



Frekuensi keluaran VCO tersebut menjadi salah satu masukan Mixer yang dicampur dengan masukan lainnya yang berasal dari Satelit (RFA atau RFB), menghasilkan keluaran Intermediate Frequency (IF), yang selanjutnya diproses pada bagian QPSK – Demodulator. Pada gambar 10. Blok Diagram Synthesizer, kontrol data dilakukan lewat I2C-Bus; 5 serial bytes dibutuhkan untuk mengaddress divais, memilih ratio dari pada main divider, memilih ratio dari pada reference divider, memrogram 4 output port, mengatur arus charge pump, memilih pembagi prescaler dengan 2, memilih sinyal untuk dihubungkan ke pin XT/COMP output dan memilih satu test mode tertentu. Tiga dari 4 output-port (P0, P1, P2, P3) dapat pula digunakan sebagai input-port dan 5-level Analog to Digital Converter (ADC) sehingga 5-level ADC diperoleh. Informasi digital yang menggambarkan tentang input-port dan ADC tersebut dapat dibaca pada jalur SDA (I2C-bus serial data input/output) selama suatu operasi READ. Satu flag ditimbulkan pada saat frequency synthesizer dalam keadaan “in-lock” dan dibaca selama operasi READ seperti halnya reset flag dari Power-On. Divais ini mempunyai 4 address yang dapat diprogram dengan memberikan tegangan tertentu pada pin AS (I2C-bus address selection input) – nya, yang memungkinkan penggunaan multiply synthesizer pada sistim yang sama. Sebagai tambahan, keluaran pin XT/COMP dapat menjalankan Phase Lock Loop Synthesizer yang lain, atau memberikan masukan clock untuk suatu IC digital demodulation. Adalah dimungkinkan untuk memilih secara software apakah fxtal, frekuensi kristal oscillator atau fcomp, frekuensi comparison, yang dikeluarkan dari keluaran OPAMP. Pin XT/COMP dapat di-off-kan pada saat tidak digunakan. Divais ini dikontrol dengan two-wire I2C-bus. Untuk kebutuhan programming, terdapat satu 7-bit module address dan bit R/W untuk memilih mode READ atau WRITE. Agar dapar menjalankan lebih dari satu synthesizer dengan satu I2C-bus, satu dari empat kemungkinan address dipilih, tergantung kepada tegangan yang diberikan kepada pin AS sesuai table berikut : Tegangan ke pin AS 0 to 0,1 VCC open-circuit 0,4 VCC to O,6 VCC 0,9 VCC to VCC


MA1 0 0 1 1

MA0 0 1 0 1

15


Tegangan yang diberikan ke pin AS, diperoleh dengan menempatkan antara pin AS dan pin VCC sebuah resistor 15 kΩ. Tegangan-tegangan tersebut menentukan 4 kombinasi programmable address bit MA1 dan MA0 sehingga dimungkinkan mempunyai 4 synthesizer dalam satu sistim. Divais ini memenuhi spesifikasi fast mode I2C-bus. Interface I2C-bus didisain sedemikian rupa sehingga pin SCL (I2C serial clock input) dan SDA (I2C serial data input) dapat terhubung ke 5 V atau 3,3 V pulled-up I2C line, yang memungkinkan Phase Lock Loop synthesizer lansung terhubung ke bus line dari suatu 3,3 V microcontroller. Mode WRITE

Mode WRITE dinyatakan dengan pin R/ W = 0 Setelah mengirimkan address (byte pertama), byte data dapat dikirimkan ke divais. Empat byte data dibutuhkan untuk memrogram divais ini secara penuh. Bus transceiver mempunyai fasilitas auto-increment yang memungkinkan untuk memrogram divais ini dengan sekali pengiriman (address + 4 data byte). Divais ini dapat pula diprogram parity pada kondisi data byte pertama yang mengikuti address adalah byte 2 atau byte 4. Arti dari pada bit-bit ini dalam data byte terdapat pada table dibawah ini : BYTE

DESCRITPTION

MSB

LSB

CONT.BIT

1

address

1

1

0

0

0

MA1

MA0

0

A

2

programmable divider

0

N14

N13

N12

N11

N10

N9

N8

A

3

programmable divider

N7

N6

N5

N4

N3

N2

N1

N0

A

4

control data

1

N16

N15

PE

R3

R2

R1

R0

A

5

control data

C1

C0

XC E

XC S

P3

P2/T 2

P1/T 1

P0/T 0

A

MSB adalah bit pertama yang dikirimkan. Bit pertama dari pada byte pertama data yang dikirimkan menunjukkan apakah byte 2 (bit pertama logic “0”) atau byte 4 (bit pertama logic “1”) yang akan mengikuti. Sampai dengan kondisi STOP dari I2C-bus dikirimkan oleh pengontrol, tambahan data byte dapat masuk tanpa divais di-address ulang. Agar dimungkinkan suatu frekuensi sweep yang

16



halus untuk fine tuning, sementara data dari perbandingan pembagi dari pembagi utama didalam data byte 2, 3 dan 4, adalah keharusan untuk mengubah frekuensinya dengan mengirimkan data byte 2 sampai dengan 5 dalam satu pengiriman yang berulang, atau untuk menyelesaikan suatu transmisi yang tidak lengkap dengan satu kondisi STOP. Pengiriman berulang data byte 2 dan 3 tanpa mengakhiri transmisinya tidak akan mengubah perbandingan pembaginya. Sebagai ilustrasi, urutan berikut akan mengubah perbandingan pembagi : Urutan 1 : byte 2, 3, 4 dan 5 Urutan 2 : byte 4, 5, 2 dan 3 Urutan 3 : byte 2, 3, 4 dan STOP Urutan 4 : byte 4, 5, 2 dan STOP Urutan 5 : byte 2, 3 dan STOP Urutan 6 : byte 2 dan STOP Urutan 7 : byte 4 dan STOP. Pemilihan Address

Modul address terdiri dari bit-bit address yang dapat diprogram (MA1 dan MA0), yang menawarkan kemungkinan untuk mempunyai 4 synthesizer dalam 1 sistim. Hubungan antara MA1 dan MA0 dan tegangan masukan pada pin AS (I2C-bus address selection input) ditunjukkan pada table di bawah ini : MA1

MA2

Tegangan yang diberikan pada pin AS

0

0

0 sampai dengan 0,1 Vcc

0

1

open circuit

1

0

0,4 Vcc sampai dengan 0,6 Vcc

1

1

0,9 Vcc sampai dengan Vcc

Tegangan searah tersebut diperoleh dengan memberikan resistor 15 kΩ antara pin AS dan Vcc. Status Power On Reset (POR)

Pada saat Power On dan tegangan supply turun dibawah kurang lebih 2,75 Volt, register pada divais dikondisikan sesuai table berikut :


17


BYTE

DESCRIPTION

MSB

1 2 3 4 5

Address Prog.able divider Prog.able divider Control data Control data

1 0 X 1 0

1 X X X 0

LSB 0 X X X 0

0 X X X 1

0 X X X X(2)

MA1 X X X 1(2)

MA0 X X X X(2)

CONTROL BIT 0 X X X X(2)

A A A A A

X = don’t care; A = Acknowledge bit. Pada saat Power-on reset, semua Zin keluaran = high impedance. Mode READ

Mode READ dinyatakan dengan pin R/ W = 1. Data dapat dibaca dari divais ini dengan mengkondisikan bit R/W ke logik 1 dengan format sebagai berikut : BYTE

DESCRIPTION

MSB

1 2

Address Status byte

1 POR

LSB 1 FL

0 I2

0 I1

0 I0

MA1 A2

MA0 A1

CONTROL BIT 1 A0

A -

Keterangan : A

: acknowledge bit

MA1 dan MA0

: Programmable address bit

POR

: Power-on reset flag (bit POR = 1 pada saat power-on)

FL

: In-lock flag (bit FL = 1 bila loop lock)

I2, I1dan I0

: Informasi digital untuk Port I/O P2, P1 dan P0

A2, A1 dam A0

: Keluaran digital dari 5 level ADC lihat table dibawah ini : Tabel Level ADC :

A2

A1

A0

Tegangan yang diberikan pada pin ADC

1 0 0 0 0

0 1 1 0 0

0 1 0 1 0

0,6 Vcc sampai dengan Vcc 0,45 Vcc sampai dengan Vcc 0,3 Vcc sampai dengan 0,45 Vcc 0,15 Vcc sampai dengan 0,3 Vcc 0 Vcc sampai dengan 0,15 Vcc

Akurasi pada pin ADC ± 0.03 Vcc.

18



Setelah slave dari address dikenal, divais membangkitkan suatu acknowledge dan byte pertama dari data (status word) dipindahkan pada jalur SDA (I2C-bus serial data input/output). Data sah berada pada jalur SDA selama level HIGH dari clock SCL(I2c-bus serial clock input). Data byte kedua dapat dibaca dari divais apabila bagian contoller divais mambangkitkan acknowledge

pada jalur SDA. Akhir dari pengiriman akan terjadi apabila tidak ada

acknowledge dari controller. Divais akan membebaskan jalur data untuk mengbolehkan controller membangkitkan kondisi STOP. Apabila port P0, P1 dan P2 digunakan sebagai masukan, port-port tersebut harus diprogram pada status high-impedance. Flag POR dikondisikan pada logic 1 bila Vcc turun sampai dibawah 2,75 Volt dan pada saat power-on. Flag ini akan reset ke logic 0 apabila suatu akhir data terdeteksi oleh divais ( berakhirnya satu sequence READ). Pengontrolan loop dibuat mungkin dengan flag yang menunjukkan loop dalam keadaan lock yaitu bit FL = 1. Bit I2, I1 dan I0 mewakili status dari pada I/O port berturut-turut P2, P1 dan P0. Logik 0 menunjukkan level LOW dan logic 1 minunjukkan level HIGH. 5 level ADC yang sudah tersedia didalam divais terdapat pada pin ADC. Converter ini dapat digunakan untuk memberikan informasi AFC (Automatic Frequency Control) kepada microcontroller lewat I2C-bus. Hubungan antara A2, A1, A0 dan tegangan masukan pada pin ADC terlihat pada table diatas. Perbandingan Reference Divider

Perbandingan Reference Divider diatur oleh 4 bit pada mode WRITE , memberikan 16 perbandingan yang memungkinkan mengatur comparison frequency menjadi berbagai harga, tergantung kepada kompromi yang harus diperoleh antara besarnya Step dan Phase Noise. Tabel dibawah ini menunjukkan berbagai perbandingan pembagi dan frequency comparison yang sesuai dengan perbandingan pembagi dan besaran step-nya, dengan kristal osilator yang digunakan = 4 MHz pada pin XTAL.


19


R3

R2

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

R1

R0

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

RATIO

2 4 8 16 32 64 128 256 24 5 10 20 40 80 160 320

COMPARISON FREQUENCY

STEP BIT PE = 0

2 MHz 1 MHz 500 kHz 250 kHz 125 kHz 62.5 kHz 31.25 kHz 15.625 kHz 166.67 kHz 800 kHz 400 kHz 200 kHz 100 kHz 50 kHz 25 kHz 12.5 kHz

2 MHz 1 MHz 500 kHz 250 kHz 125 kHz 62.5 kHz 31.25 kHz 15.625 kHz 166.67 kHz 800 kHz 400 kHz 200 kHz 100 kHz 50 kHz 25 kHz 12.5 kHz

BIT PE = 1 4 MHz 2 MHz 1 MHz 500 kHz 250 kHz 125 kHz 62.5 kHz 31.25 kHz 333.33 kHz 1.6 MHz 800 kHz 400 kHz 200 kHz 100 kHz 50 kHz 25 kHz

Hanya berlaku bila IC menggunakan Kristal 4 MHz. Arus Charge Pump

Arus charge pump dapat dipilih dari 4 nilai tergantung kepada bit C1 dan C0 pada I2C-bus byte 4 sesuai tabel berikut :

C1

C0

0 0 1 1

0 1 0 1

MINIMUM 100 210 450 920

Icp (µA) TYPE 135 280 600 1230

MAXIMUM 170 350 750 1540

Keluaran XT/COMP

Divais dapat

memberikan frekuensi keluaran yang sama dengan kristal osilator atau

frekuensi comparison pada pin XT/COMP yang akan dipergunakan sesuai kebutuhan. Umpamanya untuk menjalankan PLL Synthesizer kedua. Untuk memberikan keluaran fxtal adalah dengan mengatur : bit XCE = logic 1 dan bit XCS = logic 0 atau bit XCE = logic 0 dan bit XCS = logic 1 selama test mode,

20



Untuk memberikan keluaran fcomp dengan mengatur : bit XCE = logic 1 dan bit XCS = logic 1. Apabila kedua keluaran tersebut tidak digunakan, dianjurkan agar kedua bit XCE dan XCS diberi logic 0. Tabel dibawah ini memperlihatkan bagaimana pin-pin diprogram, dengan keadaan pada saat power-on diatur agar keluaran XT/COMP memilih sinyal fxtal : XCE

XCS

T2

T1

T0

XT/COMP

TEST MODE

0 1 1 0

0 0 1 1

X X X 0

X X X 0

X X X 0

disable fxtal fcomp fxtal

0

1

0

0

1

fxtal

0

1

0

1

0

fxtal

0 0

1 1

0 1

1 X

1 X

fxtal fxtal

operasi normal operasi normal operasi normal operasi test : charge pump sink status byte bit FL = 1 operasi test : charge pump source ; status byte bi FL = 0 operasi test : charge pump disabled ; status byte bit FL = 0 operasi test : ½fDIV diswitch ke port PO operasi test : drive output (pin DRIVE) = off (low-voltage) sehingga tuning volt.age mencapai nilai maximum

Prescaler

Divais ini dapat bekerja dengan fcomp = step size untuk frekuensi masukan sampai dengan 2,3 GHz yang mencakup seluruh frekuensi satelit untuk daerah frekuensi zero-IF. Untuk frekuensi masukan RF > 2,3 GHz ditempatkan prescaler pembagi 2 sebelum 17-bit divider yang digunakan untuk frekuensi masukan sampai dengan 2,3 GHz. Prescaler ini digunakan dengan memberikan bit PE logic 1 dan tidak digunakan apabila bit PE diberi logic 0. Untuk pemakaian daerah frekuensi zero-IF dengan frekuensi RF = 950 MHz sampai dengan 2150 MHz, khususnya apabila dipentingkan low phase noise pada Voltage Controlled Oscillator, dianjurkan untuk memberikan logic 0 kepada bit PE dan prescaler tidak digunakan, sehingga memungkinkan frekuensi comparison sama dengan step size.


21


Test Mode

Untuk melakukan test mode, diatur bit XCE = logic 0 dan bit XCS = logic 1. Salah satu test mode dapat dipilih sesuai dengan table diatas. Pada gambar dibawah ini tampak proto-type TUNER yang akan dipergunakan pada divais yang dijelaskan diatas untuk RF yang mengandung sinyal televisi digital :

Gambar 12. Ptoro-type Tuner. Konfigurasi divais yang dipergunakan adalah sebagai berikut : SYMBOL

PIN

KETERANGAN

SYMBOL

PIN

KETERANGAN

CP XTAL XT/COMP

1 2 3

P1 P0 ADC

9 10 11

gen. purp. in/out Port 1 gen. purp. in/out Port 0 anal. to dig. conv. input

AS

4

Vcc

12

Supply voltage

SDA

5

RFA

13

RF signal input A

SCL

6

RFB

14

RF signal input B

P3 P2

7 8

Charge pump output Crystal oscillator input fXTAL or fCOMP signal output I2C-bus add. select. input I2C-bus serial data In/out I2C-bus serial clock input gen. purp. output Port 3 gen. purp. inp/out Port 2

GND DRIVE

15 16

ground supply external NPN output

drive

HASIL PERCOBAAN :

Seperti telah diuraikan diatas, bahwa untuk bagian Modulator, pada tahun anggaran 2002 baru dilakukan studi literatur, sedangkan untuk bagian Demodulator sudah dilakukan pembuatan tuner dan detektor analog. Berikut gambar hasil pengukuran Tuner setelah di deteksi menjadi signal video:

22



Amplituda sinkronisasi

: 0,3 Vp-p

Amplituda Burst

: 0,3 Vp-p

Amplituda Signal Video

: 0,7 Vp-p

Frekuensi burst

: 4.433 MHz

KESIMPULAN

Penelitian ini belum dapat sepenuhnya dilakukan sesuai dengan perencanaan kegiatan tahun 2002, karena hal-hal sebagai berikut : komponen yang dipergunakan yang harus didatangkan dari luar negeri belum seluruhnya diperoleh, ada beberapa komponen tertentu yang semula sudah didesain setelah dikonfirmasikan ke pabrik pembuatnya ternyata sudah tidak diproduksi lagi, sehingga harus melakukan perubahan desain., penggambaran printed circuit pada akhir tahun kegiatan sedang dilakukan untuk desain tersebut diatas yang tidak akan berubah apabila desain diubah, teknisi yang mempunyai keterampilan menggambar PCB tersebut terbatas dan tenaga tersebut digunakan juga oleh Tolok Ukur lain, sehingga cukup menghambat penyelesaiannya.


23


Studi literature tetap dilakukan secara terus menerus sambil mendesain modul-modul berikutnya dan berusaha mencari literature-literatur yang up to date dari internet, majalahmajalah dan buku-buku referensi

DAFTAR PUSTAKA

Kamilo Feher,Dr. (1987), “Advanced Digital Communications”, Prentice Hall Inc. Mischa Schwartz. (1990), “Information Transmission, Modulation and Noise”, McGrawHill International, Fourth Editions. Stephen Solarg,J, Digital Video and Audio Compression Michael Robin & Michel Pulin, Digital Television Fundamental Frank Sayclin, Dr, Digital Satellite Television Mark Massel, Digital Television DVB-T COFDM and ATSC 8-VSB. Robin Poulin, Digital Television Fundamentals, Second Edition, McGraw Hill

24


SISTEM DEMODULASI DAN MODULASI PADA PENERIMA DAN PEMANCAR SIARAN TELEVISI DIGITAL

Recommend Documents