MODUL V PENCACAH BINER ASINKRON (SYNCHRONOUS BINARY COUNTER)
I.
Tujuan instruksional khusus 1.
Membuat rangkaian dan mengamati cara kerja suatu pencacah Biner (Binary counter).
2.
Menghitung frekuensi output pencacah Biner.
3.
Membuat rangkaian dan mengamati cara kerja pencacah naik turun asinkron modul (MOD) tertentu.
4.
Menggambarkan dan menghitung frekuensi output pencacah asinkron tertentu.
II.
Dasar Teori Pencacah Biner (Binary Counter) adalah suatu rangkaian elektronika digital
yang yang mencacah dalam bilangan biner (0 dan 1). Dalam hal ini pencacah dibangun dengan Flip-Flop dan bekerja atas komando pulsa Jam (CLK). Seperti telah diketahui pada percobaan sebelumnya bahwa suatu JK-FF akan melakukan operasi toggle bila J = K = 1 dan terjadi transisi CK yang sesuai. Dengan memanfaatkan sifat toggle ini maka dapat dibangun suatu pencacah biner. Seperti terlihat pada Gambar 5.1, dapat dimengerti bahwa FF-A akan selalu mengalami toggle apabila pulsa CLK terus diberikan. Sedangkan FF-B mendapatkan pulsa dari FF-A, dimana FF-B akan toggle bila terjadi transisi pulsa NEGATIF karena kedua FF tersebut aktif NEGATIF. Selanjutnya juga dapat dimengerti bahwa FF-B akan melakukan toggle pertama setelah FF-A mengalami toggle kedua. Hal ini berarti bahwa frekuensi output FF-A sama dengan dua kali frekuensi FF-B. Oleh karena itu pencacah biner disebut juga pembagi frekuensi. Jumlah keadaan yang mungkin dari kedua FF tersebut adalah 00, 01, 10, dan 11. Apabila dibangun dengan 3 JK-FF maka akan ada 8 keadaan. Secara umum dapat ditulis bahwa bila ada JK-FF maka jumlah keadaan adalah : 2N, sedangkan hitungan maksimum adalah : (2N – 1). Oleh karena pencacah ini mendapat pulsa tidak pada saat yang sama maka berkerjanya juga
33
tidak sama sehingga disebut tipe asinkron, sedangkan suatu pencacah yang mendapat pulsa pada saat yang sama disebut pencacah sinkron. Pencacah tipe asinkron tersebut mempunyai keadaan output yang berbeda : 2N, dimana N = jumlah FF yang digunakan. Dengan modifikasi tertentu maka jumlah keadaan tersebut dapat dirubah sama atau lebih kecil dari 2N, sesuai dengan yang diinginkan. Sebagai contoh pencacah dengan 3 FF dapat dibuat sehingga jumlah keadaan output yang berbeda adalah 6, 5, asalkan lebih kecil dari 23 = 8 keadaan yang selanjutnya disebut modul (MOD). Jadi dengan 4 buah JK-FF dapat dibuat mod -12 atau lainnya. Hal ini berarti bahwa akan mengubah frekuensi output pencacah. Modifikasi ini dilakukan dengan menambahkan gate logika. Pencacah yang dibangun dengan 4 JK-FF untuk MOD -12 dilakukan dengan menambahkan NAND gate 2-input, dimana inputnya diambil dari output FF yang berlogika 1 pada biner 1001 (MOD-10) yang diinginkan, sedangkan outputnya diumpankan ke input “CLEAR” atau “RESET” masing-masing FF. Sebagai contoh output pencacah berturut-turut adalah DCBA(LSB) maka input NAND gate tersebut dari output D dan A. Pencacah akan menghitung keatas mulai dari 0 sampai nilai tertentu. Akan tetapi dapat pula dimodifikasikan sehingga menghitung kebawah mulai dari nilai maksimumnya sampai minimum yaitu dengan mengumpan FF di depannya dengan output inversinya seperti diperlihatkan pada Gambar 5.4.
Q
J Clk K
J
Q
Clk Q
K
Q
Gambar 5.1.Pencacah Biner 2 bit
34
III.
Daftar alat dan bahan 1. Catu Daya 5V
: 1 buah
2. Generator Pulsa
: 1 buah
3. Osiloskop
: 1 buah
4. Modul LED
: 1 buah
5. Modul IC
: 1 buah
6. IC SN74LS76
: 2 buah
7. IC SN74LS00
: 1 buah
8. Kabel penghubung secukupnya.
IV.
Diagram Rangkaian
A
J
B
J
Clk
Clk
K
Q
C
J Clk
K
Q
D
J Clk
K
Q
K
Q
Gambar 5.2 Rangkaian percobaaan pencacah biner asinkron 4 bit
J Cl k K
A
J Cl k
Q
K
B
J Cl k
Q
K
R
R
C
J Cl k
Q
K
R
D
Q R
Gambar 5.3. Pencacah asinkron mod-10
J Cl k K R
A
J Cl k
Q
K R
B
J Cl k
Q
K
C
J Cl k
Q
K
R
D
Q R
Gambar 5.4. Pencacah turun asinkron mod 10
35
V.
Keselamatan Kerja 1. Pastikan seluruh hubungan ataupun kabel yang digunakan tidak ada yang terkelupas, terbuka dan tidak longgar. 2. Hubungkan catu daya dengan rangkaian secara benar dan pastikan nilai tegangan yang diatur sesuai dengan spesifikasi kebutuhan rangkaian dan komponen yang digunakan. 3. Perhatikan polaritas tegangan yang digunakan, baik sumber tegangan DC maupun tegangan AC. 4. Pastikan pentanahan telah dilakukan dengan benar. 5. Laporkan kepada instruktur setelah selesai merakit rangkaian untuk diperiksa kembali pengawatan yang telah dilakukan. 6. Atur posisi alat ukur seperti multimeter, osiloskop, dan generator fungsi sesuai dengan skala besaran yang digunakan. 7. Matikan seluruh panel dan sumber tegangan setelah melakukan praktikum.
VI.
Langkah Kerja 1. Buatlah rangkaian seperti gambar 5.2. 2. Hidupkan Catu Daya dan Pulsa Generator. 3. “CLEAR” semua FF melalui input asinkronnya. 4. Berikan logika “1” pada input J dan K untuk semua flip-flop. 5. Berikan pulsa clock sesuai tabel pengamatan. 6. Amati dan catat keadaan output. 7. Untuk lebih memahami ulangi prosedur diatas. 8. Naikkan frkuensi CK pada : 1 Hz dan amati keadaan output. 9. Hidupkan Osiloskop dan kalibrasi. 10. Atur frekuensi CK sekitar 1 KHz sehingga dapat dibandingkan / amati pulsa CK dan output A, B, C, dan D. 11. Gambarkan hasil pengamatan dan catat frekuensinya masing-masing. 12. Buatlah rangkaian seperti Gambar 5.3. 13. Bila telah benar, hidupkan catu daya dan generator pulsa.
36
14. “CLEAR” semua FF dengan input asinkronnya. 15. Berikan pulsa clock dan amati keadaan output serta catat pada tabel. 16. Atur frekuensi CLK sekitar 1 Hz agar output dapat diamati dengan osiloskop. 17. Hidupkan Osiloskop dan kalibrasi. 18. Gambarkan diagram waktu CLK dan output yang diamati. 19. Ulangi prosedur diatas untuk gambar 5.4. 20. Buka rangkaian dan buatlah laporan sementara.
VII.
Data Hasil Percobaan
Tabel 5.1 Data hasil pengamatan gambar 5.2 Clock 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
D
C
B
A
37
Clock
0
1
2
4
3
5
6
7
8
9
10
11
12
13
14
15
A B C D
Gambar 5.5. Diagram waktu Pencacah Biner asinkron 4 Bit
Tabel 5.2 Data hasil pengamatan gambar 5.3 Clock
D
C
B
A
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
38
16
Clock
0
1
2
4
3
5
6
7
8
9
10
11
12
13
14
15
A B C D
Gambar 5.6. Diagram waktu Pencacah gambar 5.3
Tabel 5.3 Data hasil pengamatan gambar 5.4 Clock
D
C
B
A
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
39
16
Clock
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
A B C D
Gambar 5.6. Diagram waktu Pencacah gambar 5.4
VIII. Tugas dan Pertanyaan 1. Termasuk tipe apakah pencacah gambar 5.3? 2. Kapankah terjadi operasi toggle pada pencacah gambar 5.3 ?. 3. Kapankah terjadi recycle dan berapa pula jumlah keadaan yang berbeda pada pencacah gambar 5.3 ?. 4. Berapakah frekuensi output A, B, C, D saat mengamati dengan Osiloskop. Bandingkan dengan hasil perhitungan berdasarkan frekuensi CLK yang digunakan ?. 5. Dengan menggunakan Osiloskop, tentukanlah waktu tunda perambatan (propagation delay time) pada masing-masing FF?. 6. Berapakah clock yang dibutuhkan sampai terjadi “recycle” ?. 7. MOD berapakah pencacah gambar 5.3 ? Jelaskan !. 8. Tuliskan nama lain dari pencacah gambar 5.3 !. 9. Berapakah frekuensi output A, B, C, D berdasarkan pengamatan? 10. Bandingkan dengan hasil perhitungan berdasarkan frekuensi CLK !. 11. Apakah yang terjadi bila NAND diganti dengan AND gate ?. 12. Jelaskan cara kerja rangkaian Gambar 5.4!
40
16
