MATERI RANGKAIAN SEKUENSIAL
1
Pengertian Logika Sekuensi Logika Sekuensial adalah rangkaian logika yang keadaan outputnya tergantung pada keadaan inputinputnya juga tergantung pada keadaan output sebelumnya.
Dalam Rangkain ini terdapat unit penyimpanan yang berfungsi mengingat keadaan output sebelumnya. Dalam Rangkaian ini juga terdapat sinyal sikronisasi yang berfungsi mengaktifkan beberapa elemen penyimpan secara bersama-sama. Untuk lebih jelasnya coba lihat gambar di bawah ini :
04/06/2012
Teknik Digital
2
‘Perbedaan sekuensi serempak dan tak serempak’
Rangkaian logika sekuensi serempak merupakan rangkaian logika sekuensi yang bekerja memproses suatu sinyal input ketika suatu sinyal sinkronisasi mengaktifkan semua elemen penyimpanan nya secara bersama-sama
Rangkaian sekuensi tak serempak merupakan rangkaian logika sekuensi yang pengaktifan elemen-elemen penyimpanannya berdasarkan urutan sinyal yang masuk sehingga elemenelemen penyimpanannya tidak bekerja secara bersamaan
Gambar Rangkaian Logika Rangkaian Sekuensi
04/06/2012
Teknik Digital
4
Pengertian dan Jenis-jenis Flip-flop Flip-flop adalah Elemen penyimpan rangkaian sekuensi dan sel biner yang mampu menyimpan data 1-bit, sehingga sel ini dinamakan pula memori 1-bit. -
Jenis-jenis flip-flop: Flip-flop Set-Reset Flip-flop S-R Canggih Flip-flop J-K Flip-flop D Flip-flop T 5
Flip-flop Set-Reset Flip-flop set-reset merupakan memori yang melakukan penyimpanan data dengan cara memberi sinyal pada input Set (S) dan Reset (R) yang dimilikinya. Rangkaian sekuensial mempunyai dua masukan dan dua keluaran. Dua input yaitu, S=Set danR=Reset. Dua output yaituQ dan. Bertindak sebagai1 bit memori dengan output Q sebagai nilai bit tersebut. S=1, R=1 tidakdibenarkan (tidak boleh diset serentak) karena akan menghasilkan output yang tidak konsisten.
Gambar 1.2 Rangkaian flip-flop Set-Reset : Menggunakan gerbang NOR, dan Dengan gerbang NAND
6
Flip-flop S-R Canggih Flip-flop S-R Canggih adalah flip-flop yang konfigurasinya lebih rumit dibandingkan dengan flip-flop S-R. Dimana, pada fllip-flop S-R Canggih dilengkapi dengan tambahan fungsi yaitu input clock. Selain itu, terdapat pula PRESET dan CLEAR.
Gambar 1.3 Rangkaian flip-flop S-R yang dilengkapi dengan clock
7
Input preset digunakan untuk memberikan set awal, dan aksinya tidak terpengaruh oleh clock sedangkan input clear digunakan untuk memberikan reset awal dan aksinya juga tidak terpengaruh oleh clock. Clock merupakan pulsa atau denyut listrik periodik yang berfungsi mengaktifkan elemen/rangkaian logika.
8
Flip-flop J-K Flip-flop J-K adalah : flip-flop yang dibangun untuk mengantisipasi kelemahan pada flip-flop S-R yang tidak dapat mendefenisikan output ketika input S dan R tinggi untuk jenis NOR dan rendah untuk jenis NAND.
Gambar 1.4 flip-flop J-K (a) rangkaian, (b) simbol untuk jenis positive-edge triggered, dan (c) simbol untuk jenis negativeedge triggered
9
Flip-flop D Flip-flop D adalah flip-flop yang dibangun dengan menggunakan flip-flop S-R
Gambar 1.5 flip-flop D : (a) rangkaian, dan (b) simbol
10
Dengan adanya gerbang NOT yang masuk ke input R, maka setiapinput diumpamakan ke D akan memberikan keadaan yang berbeda pada input S dan R. Dengan demikian hanya akan terdapat dua keadaa dari S dan R yakni S=0 atau R=1 atau S=1 dan R=0. jadi, output flip-flop D hanya memiliki dua keadaan yakni keadaan set atau reset.
11
Flip-flop T Flip-flop T adalah : flip-flop yang mempunyai watak membalik output sebelumya jika inputnya tinggi, dan outputnya tetap jika inputnya rendah. Oleh karena itu, flip-flop T merupakan flip-flop J-K dengan dua keadaan yakni J=0,K=0, dan J=1, k=1.
Gambar 1.6 flip-flop T : (a) rangkaian, dan (b) simbol
12
Analisis Rangkaian Sekuensial Analisis rangkaian logika sekuensi merupakan kegiatan mengidentifikasi watak rangkaian logika sekuensi.
Gambar 1.7 contoh analisis 1
Gambar 1.8 contoh analisis 2
13
Merancang Rangkaian Sekuensial Perancangan rangkaian sekuensi dimaksudkan untuk memperoleh rangkaian logika sekuensi dari suatu watak rangkaian yang telah ditetapkan. Prosedur kegiatan perancangan ini umumnya diawali dengan pendefinisian atau penetapan watak rangkaian logika sekuensi yang akan dirancang.
14
Tabel 1. keadaan rangkaian yang sedang dirancang KEADAAN SEBELUMNYA
KEADAAN SEKARANG
R=0
R=1
Q1(n-1)
Q0(n-1)
Q1(n)
Q0(n)
Q1(n0)
Q0(n)
0
0
X
X
0
1
0
1
1
1
1
0
1
0
0
1
0
0
1
1
1
0
X
X
15
TABEL EKSITASI FLIP-FLOP dI tabel 1. INPUT
KEADAAN SEBELUMNYA
KEADAAN SEKARANG
KEADAAN INPUT FLIPFLOP
R
Q1n-1
Q0n-1
Q1n
Q0n
D1
D0
0
0
0
X
X
X
X
0
0
1
1
1
1
1
0
1
0
0
1
0
1
0
1
1
1
0
1
0
1
0
0
0
1
0
1
1
0
1
1
0
1
0
1
1
0
0
0
0
0
1
1
1
X
X
X
X
16
TABEL EKSITASI FLIP-FLOPJ-K UNTUK TABEL 1. INPU T
KEADAAN SEBELUMNY A
KEADAAN SEKARANG
KEADAAN INPUT FLIPFLOP
R
Q1n-1
Q0n-1
Q1n
Q0n
J1
K1
J0
0
0
0
X
X
X
X
X
X
0
0
1
1
1
1
0
0
0
0
1
0
0
1
0
1
1
0
0
1
1
1
0
0
0
0
1
1
0
0
0
1
0
0
1
0
1
0
1
1
0
1
0
0
1
1
1
0
0
0
0
1
0
0
1
1
1
X
x
X
X
X
X 17
Daftar pustaka Mano, M. M. 1992. Computer System Architecture (3rd Edition). Englewood Cliff: Prentice Hall, Inc. Elektur (Alih bahasa : Wasito). 1996. Data Sheet Book 1. Jakarta : PT Elex Media Komputindo
18
