Interkoneksi CPU-Memory-IO

Interkoneksi CPU-Memory-IO Organisasi Sistem Komputer

Priyanto E-mail : [email protected] Program Studi Pendidikan Teknik Elektronika Jurusan Pendidikan Teknik Elektronika Fakultas Teknik UNY 2015

Organisasi Sistem Komputer (c) Priyanto 2015

System Bus CPU: • Address bus • Data bus • Control bus



• Bus alamat menentukan lokasi yang akan diakses oleh CPU selama operasi baca atau tulis. • Lokasi dapat berupa lokasi memori atau lokasi I/O, dimana setiap lokasi menyimpan satu byte data. • Bus alamat akan menentukan seperangkat alamat yang berbeda yang membentuk direct address space dari prosesor. • Apabila terdapat N jalur alamat, maka address space adalah 2N byte lokasi. • Alamat terrendahnya adalah 0 dan alamat tertingginya adalah 2N-1. Organisasi Sistem Komputer (c) Priyanto 2015

• Jalur ini membawa data yang akan ditulis atau dibaca dari lokasi yang diidentifikasi melalui saluran alamat. • Tidak seperti jalur alamat yang hanya satu arah, jalur data dapat mengirimkan informasi dua arah. • Jumlah jalur data akan menenntukan jumlah informasi maksimum yang dapat ditransfer selama sekali operasi baca atau tulis. • Bus data ini merupakan dasar pengelompokan prosesor. Sebagai contoh apabila jalur data berjumlah delapan, maka prosesor ini disebut prosesor 8-bit.


• M/IO* (Memory-I/O). Sinyal ini hanya diperlukan jika prosesor memiliki ruang alamat I/O yang terpisah. Apabila M/IO tinggi menandakan bahwa ada akses memori, sedangkan I/O mengabaikan sinyal tersebut. Apabila M/IO rendah berarti ada akses I/O. • R/W* (Read/Write). menunjukkan arah transfer data. Jika tinggi berarti prosesor membaca data, dan jika rendah berarti prosesor menulis data. • WRD/B* (Word/Byte). Sinyal ini tidak diperlukan pada prosesor 8-bit. Sinyal ini menunjukkan apakah data yang akan diakses berupa byte atau word.


• AS (Address Strobe). Prosesor mengaktifkan AS untuk menunjukkan bahwa prosesor telah meletakkan alamat baru pada bus alamat. • DS (Data Strobe). Snyal ini memiliki dua peran. Pada operasi tulis menunjukkan bahwa prosesor telah meletakkan informasi pada bus data. Pada operasi baca DS menunjukkan pada memori (atau I/O) kapan meletakkan informasi pada bus data. • READY. Seluruh sinyal kontrol di atas dibangkitkan oleh prosesor. READY dibangkitkan oleh rangkaian eksternal untuk menunjukkan kesiapan memori dan I/O pada proses transfer data. Organisasi Sistem Komputer (c) Priyanto 2015

• Karena peran prosesor merupakan titik kontrol sentral, prosesor harus selalu selalu memperhatikan event yang terjadi pada bagian sistem yang lain. • Pada umumnya prosesor memiliki dua jalur interupsi yaitu: – Interrupt request (INTREQ)  menerima interupsi – Interrupt acknowledge (INTACK)  menjawab interupsi



• Biasanya prosesor memiliki satu atau lebih pin Gnd (NOL) dan satu atau lebih Pin tegangan yang mengacu pada Gnd. • Prosesor adalah merupakan mesin sinkron yang tergantung pada pulsa clock untuk sinkroisasi operasinya. Pengaktifan dan pendeaktifan sinyal kontrol berkaitan dengan ujung (edge) pulsa clock. Pulsa clock disuplai dari sumber eksternal melalui jalur clock.





A2 0 0 0

A1 0 0 1

A0 0 1 0

0 1 1

1 0 0

1 0 1

1 1

1 1

0 1

Contoh dalam pembahasan ini, CPU memiliki: • 3 address bus • 8 bit data bus M • saluran kontrol R*/W Memori memiliki kapasitas 4 byte • Alamat 0-3 untuk memori IO IO memiliki 4 lokasi

• Alamat 4-7 untuk IO Organisasi Sistem Komputer (c) Priyanto 2015

A0 A1 A2

Address Bus

A0 A1

Memory

CPU Data Bus

CS R/W

R/W

A0 A1

IO R/W CS

Control Bus Organisasi Sistem Komputer (c) Priyanto 2015

Memori A2 A1 A0

IO Y

A2 A1 A0

Y

0 0 0

0 0 1

0 1 0

1 1 1

0 0 0

0 0 1

0 1 0

0 0 0

0 1 1 1

1 0 0 1

1 0 1 0

1 0 0 0

0 1 1 1

1 0 0 1

1 0 1 0

0 1 1 1

1

1

1

0

1

1

1

1

Buatlah Address Decoder menggunakan Carnaugh Map Organisasi Sistem Komputer (c) Priyanto 2015

• CPU memiliki 3 address bus • Memori 6 byte dengan alamat 0..5 • IO memiliki 2 alamat 6..6 Buatlah address decoder-nya


A2 A1 A0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Y 1 1 1 1 1 1 0 0

A2 0 1

A1 A0 00 1 1

01 1 1

11 1 0

Y = A1’+ A2’

A1 A2

Y

A1 A2

Y’ Organisasi Sistem Komputer (c) Priyanto 2015

10 1 0

A2 A1 A0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Y 0 0 0 0 0 0 1 1

A2 0 1

A1 A0 00 0 0

01 0

11 0 1

10 0 1

Y = A1 A2

A1 A2

Y

A1 A2 Organisasi Sistem Komputer (c) Priyanto 2015

Y’

Buatlah address decoder untuk konfigurasi berikut • CPU memiliki 4 address bus • RAM memiliki kapasitas 8 byte – Alamat 0..7 • ROM memiliki kapasitas 4 byte – Alamat 8..11 • IO memiliki 2 alamat – Alamat 14..15 • Alamat 12..13 untuk cadangan Organisasi Sistem Komputer (c) Priyanto 2015

Priyanto [email protected]


Interkoneksi CPU-Memory-IO

Recommend Documents