Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal

Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal @2012,Eko Didik Widianto ([email protected]) Teknologi CMOS

Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal Kuliah#6 TSK205 Sistem Digital - TA 2011/2012

Tinjauan Fisik: Asumsi dan Disiplin Buffer dan Transmission Gate Gerbang XOR dan XNOR Lisensi

Eko Didik Widianto Teknik Sistem Komputer - Universitas Diponegoro

Umpan Balik

Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal @2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Tinjauan Fisik: Asumsi dan Disiplin

I

Sebelumnya dibahas tentang minimalisasi dan optimalisasi rangkaian SOP dan POS dengan penyederhanaan ekspresi logika secara Aljabar, peta Karnaugh, tabular Quine-McCluskey dan rangkaian multi-output. Dijabarkan juga program bantu komputer untuk melakukan sintesis rangkaian logika minimum dan analisis rangkaian, yaitu Bmin, Qmls dan Qucs

Buffer dan Transmission Gate Gerbang XOR dan XNOR Lisensi

Tentang Kuliah


I

Implementasi gerbang-gerbang logika menggunakan teknologi CMOS serta abstraksi sistem terhadap underlying hardwarenya I

I I I I I

Bagaimana transistor beroperasi dan membentuk saklar sederhana NMOS, PMOS dan CMOS Gerbang logika CMOS: NOT, AND, OR, NAND, NOR Buffer, tristate dan gerbang transmisi (TG) CMOS untuk buffer dan TG Tinjauan praktikal implementasi sistem: asumsi dan disiplin dalam abstraksi sistem digital


Kompetensi Dasar


I

Setelah mempelajari bab ini, mahasiswa akan mampu: 1. [C4] Mahasiswa akan mampu mengimplementasikan gerbang-gerbang dan rangkaian logika menggunakan CMOS dengan tepat 2. [C4] Mahasiswa akan mampu menjelaskan dan mengaplikasikan asumsi dan disiplin dalam perancangan sistem digital saat implementasi secara fisik

I

Link I

Website: http://didik.blog.undip.ac.id/2012/02/24/

kuliah-sistem-digital-tsk-205-2011/

I

Email: [email protected]


Bahasan Teknologi CMOS Transistor NMOS Transistor PMOS CMOS: Complementary MOS Gerbang Logika CMOS Tinjauan Fisik: Asumsi dan Disiplin Abstraksi Digital Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial) Buffer dan Transmission Gate Gerbang Buffer Transmission Gate Gerbang XOR dan XNOR Gerbang XOR Gerbang XNOR Aplikasi Gerbang XOR dan XNOR Lisensi

Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal @2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Tinjauan Fisik: Asumsi dan Disiplin Buffer dan Transmission Gate Gerbang XOR dan XNOR Lisensi

Saklar Transistor

Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal @2012,Eko Didik Widianto ([email protected])

I I I

I

Rangkaian logika dibangun dengan transistor Asumsi sebuah transistor beroperasi seperti saklar sederhana yang dikontrol oleh sinyal logika x TIpe transistor untuk mengimplementasikan saklar sederhana yang sering digunakan adalah MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 2 tipe MOSFET: I I

I

N-channel (NMOS) P-channel (PMOS)

Rangkaian terintegrasi (IC, integrated circuit) menggunakan CMOS (Complementary MOS) yang tersusun atas NMOS dan PMOS I

Tidak hanya menggunakan salah satu transistor NMOS atau PMOS saja, namun pasangan NMOS dan PMOS dalam satu chip

Teknologi CMOS Transistor NMOS Transistor PMOS CMOS: Complementary MOS Gerbang Logika CMOS



Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal @2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Transistor NMOS Transistor PMOS CMOS: Complementary MOS Gerbang Logika CMOS


Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal

Transistor NMOS sebagai Switch

@2012,Eko Didik Widianto ([email protected])

Simbol NMOS

Transistor NMOS


Tinjauan Fisik: Asumsi dan Disiplin

s Model saklar NMOS: I I

Fungsi saklar: x low (x = 0) →saklar terbuka x high (x = 1) →saklar tersambung


Operasi NMOS sebagai Saklar


I

I

I

Transistor beroperasi dengan mengontrol tegangan VG di terminal Gate (G) Jika VG low, tidak ada koneksi antara terminal Source (S) dan Drain (D). Transistor mati (off) Jika VG high, transistor hidup (on). Seolah seperti saklar tertutup antara terminal Source (S) dan Drain (D)






Transistor PMOS sebagai Switch


Transistor PMOS

Simbol PMOS


Tinjauan Fisik: Asumsi dan Disiplin Buffer dan Transmission Gate

Model saklar NMOS:

Fungsi saklar:

Gerbang XOR dan XNOR Lisensi

I I

x low (x = 0) →saklar tersambung x high (x = 1) →saklar terputus

Operasi PMOS sebagai Saklar


I

I

I

Transistor beroperasi dengan mengontrol tegangan VG di terminal Gate (G) Jika VG low, tidak ada koneksi antara terminal Source (S) dan Drain (D). Transistor mati (off) Jika VG high, transistor hidup (on). Seolah seperti saklar tertutup antara terminal Source (S) dan Drain (D)






NMOS dan PMOS dalam Rangkaian Logika



NMOS dan PMOS dalam Rangkaian Logika

Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal @2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Transistor NMOS

I I I

Saat transistor NMOS on, maka terminal drainnya pulled-down ke Gnd Saat transistor PMOS on, maka terminal drainnya pulled-up ke VDD

Disebabkan cara operasi transistor: I

I

I

Transistor NMOS tidak dapat digunakan untuk mendorong terminal drainnya secara penuh ke VDD Transistor PMOS tidak dapat digunakan untuk mendorong terminal drainnya secara penuh ke GND

Sehingga Dibentuk CMOS, transistor NMOS dan PMOS dipasangkan

Transistor PMOS CMOS: Complementary MOS Gerbang Logika CMOS


Gerbang Logika CMOS

Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal @2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Transistor NMOS

I

Gerbang CMOS: pasangan NMOS dan PMOS I I

I I

transistor NMOS membentuk pull-down network (PDN) transistor PMOS membentuk pull-up network (PUN)

Fungsi yang direalisasikan dengan PDN dan PUN adalah saling berkomplemen satu dengan yang lain PDN dan PUN mempunyai jumlah transistor yang sama I

I

Disusun sehingga kedua jaringan adalah dual satu sama lain Dimana PDN mempunyai transistor NMOS secara seri, maka PUN mempunyai PMOS secara paralel dan sebaliknya

Transistor PMOS CMOS: Complementary MOS Gerbang Logika CMOS


Gerbang Logika CMOS

Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal @2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Transistor NMOS Transistor PMOS

I

Untuk semua valuasi sinyal masukan: I

I

PDN menarik Vf ke Gnd (pull-down); atau PUN menarik Vf ke VDD (pull-up)

CMOS: Complementary MOS Gerbang Logika CMOS





Gerbang NOT CMOS


I

Diimplementasikan dengan 2 transistor




Gerbang NAND CMOS

@2012,Eko Didik Widianto ([email protected]) Teknologi CMOS

I


Transistor NMOS Transistor PMOS CMOS: Complementary MOS

x1

x2

T1

T2

T3

T4

0

0

On

On

Off

Off

0

1

On

Off

Off

On

1

0

Off

On

On

Off

f 1 1 1

1

1

Off

Off

On

Gerbang Logika CMOS


On 0



Gerbang NOR CMOS


I


Transistor NMOS Transistor PMOS CMOS: Complementary MOS

x1

x2

T1

T2

T3

T4

0

0

On

On

Off

Off

0

1

On

Off

Off

On

1

0

Off

On

On

Off

f 1 0 0

1

1

Off

Off

On

Gerbang Logika CMOS


On 0



Gerbang AND CMOS

@2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Transistor NMOS

I

Transistor PMOS



x1

x2

f

T1 T2 T3 T4 T5 T6 0

0

On On Off Off Off On 0

0

1

On Off Off On Off On 0

1

0

Off On On Off Off On 0

1

1

Off Off On On On Off 1



Gerbang OR CMOS

@2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Transistor NMOS

I

Transistor PMOS



x1

x2

f

T1 T2 T3 T4 T5 T6 0

0

On On Off Off Off On 0

0

1

On Off Off On On Off 1

1

0

Off On On Off On Off 1

1

1

Off Off On On On Off 1



Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal @2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Tinjauan Fisik: Asumsi dan Disiplin Abstraksi Digital Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)


Sistem Kompleks -> Abstraksi


I

Bagaimana sebuah IC kompleks dapat didesain? I I

I

Solusinya adalah dengan abstraksi (digital) I I

I

mengidentifikasikan aspek yang penting untuk dikerjakan ’menyembunyikan’ detail dari aspek yang lain

Abstraksi digital: I I

I

tersusun atas jutaan (milyaran) transistor melakukan fungsi kompleks

membuat asumsi mengikuti disiplin yang membuat asumsi valid sehingga detail dapat disembunyikan, fokus dengan yang penting

Setidaknya terdapat 5 asumsi dan disiplin dalam abstraksi digital

Teknologi CMOS Tinjauan Fisik: Asumsi dan Disiplin Abstraksi Digital Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)


Asumsi dan Disiplin 1. Asumsi #1: semua sinyal mempunyai level logika yang memadai

2.

3.

4.

5.

untuk merepresentasikan nilai 0 dan 1 Disiplin: memberikan noise margin yang mencukupi dalam transmisi sinyal digital Asumsi #2: arus untuk mensuplai komponen telah mencukupi tanpa mengganggu level logika Disiplin: jumlah fanout memenuhi konstrain beban statis (rangkaian tidak overload) Asumsi #3: perubahan level sinyal terjadi seketika tanpa dipengaruhi oleh beban kapasitif Disiplin: jumlah fanout dibatasi sehingga pengaruh beban kapasitif masih memenuhi konstrain delay propagasi Asumsi #4: delay propagasi NOL (wire adalah konduktor sempurna) Disiplin: menjaga delay propogasi sinyal masih memenuhi konstrain kecepatan data Asumsi #5: sebuah flip-flop menyimpan nilai masukan D seketika saat ada transisi naik sinyal clock (dari 0 ke 1) dan dipropagasikan ke keluaran Q Disiplin: rangkain harus menenuhi konstrain hold-time th dan setup-time tsu






Asumsi #1: Level Logika I

Asumsi: Semua sinyal mempunyai tegangan ’low’ dan ’high’ yang memadai (level logika) untuk merepresentasikan nilai diskrit 0 dan 1 (positive-logic) I

Saat ini, level logika TTL menjadi level standar untuk IC logika I

I

Tegangan supplai: 5V, 3.3V, 1.8V dan 1.2V

Menggunakan tegangan threshold untuk membedakan nilai 0 dan 1 I

I

akan dibahas detail penggunaan 1 buah threshold, 2-buah threshold dan 4-buah threshold (dengan noise margin)

Akan problem sensitivitas saat ada variasi threshold (misalnya di penerima)



Nilai Logika sebagai Level Tegangan


I

Variabel biner akan dinyatakan sebagai sinyal di rangkaian elektronik I

I I

Nilai variabel merepresentasikan level tegangan (*) atau arus Membedakan nilai logika berdasarkan tegangan threshold Sistem logika positif I I

I

Level tegangan di atas threshold −→logika 1 (high, H) Level tegangan di bawah threshold −→logika 0 (low, L)

Sistem logika negatif sebaliknya I I

Level tegangan di atas threshold −→logika 0 (low, L) Level tegangan di bawah threshold −→logika 1 (high, H)

Tinjauan Fisik: Asumsi dan Disiplin Abstraksi Digital Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)



Level Tegangan Threshold


I

I

Vss merupakan tegangan minimum yang ada di sistem. Bisa bernilai negatif. Akan digunakan Vss = 0V VDD adalah tegangan suplai. Nilai tegangan: +5V, +3.3V atau 1.2V. Akan digunakan VDD = 5V

Teknologi CMOS Tinjauan Fisik: Asumsi dan Disiplin Abstraksi Digital Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna

Sistem Logika Positif

Asumsi #5: Flip-flip (Sekuensial)

Buffer dan Transmission Gate

I

Level tegangan untuk V0,max (threshold maksimal) dan V1,min (threshold minimal) tergantung dari teknologi implementasi I I

Nilai tegangan antara Vss - V0,max −→logika 0 (low, L) Nilai tegangan antara V1,min - VDD −→logika 1 (high, H)


Margin Noise I Menggunakan 2 threshold: I

I

threshold tinggi dan threshold rendah. Ada zona unspecified rentan dengan noise, interferensi, rugi-rugi parasitic saat transmisi


I Solusi: menambah threshold

output VOL < VIL dan VOH > VOL I Disiplin: komponen mematuhi

spesifikasi noise margin yang mencukupi untuk mengantisipasi noise, sehingga level tegangan tidak terganggu





Asumsi #2: Level Beban Statis


I Asumsi: Arus untuk mensuplai komponen mencukupi tanpa

mengganggu level logika I

Ditentukan oleh rangkaian internal di komponen (resistansi output seri)

I Static load: arus yang mengalir saat beban dihubungkan ke output

rangkaian I I I

Static berarti hanya melihat beban saat nilai sinyal tidak berubah Masukan high: komponen input mensuplai (source) arus ke beban Masukan low: komponen menerima (sink) arus dari beban

I Disiplin: rangkaian tidak overload, membatasi fanout untuk memenuhi

konstrain beban statis I

I

Manufaktur menyediakan karakteristik load statis (IOH , IOL , IIH dan IIL ) Desainer memastikan fanout (jumlah input yang dapat didrive oleh suatu output) tidak mempengaruhi level logika




Karakteristik beban statis Diberikan:

Arus input: komponen sbg load Arus output: komponen sbg driver Nilai arus: negatif (arus keluar dari terminal), positif (arus masuk ke terminal)

@2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Tinjauan Fisik: Asumsi dan Disiplin Abstraksi Digital Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)

I Tiap keluaran terminal dapat source/sink arus 24mA dan beban

masukan 5µA, sehingga dapat mendrive 24mA/5µA = 4800 masukan I Namun, untuk logika high tegangan keluaran turun 2.2V dan untuk logika low tegangan naik menjadi 0.55V I Noise margin hanya menjadi 0.2V untuk logika high dan 0.25V untuk logika low I Agar noise margin tetap 0.4V, arus keluaran dibatasi 12mA, sehingga fanout maksimal 2400 masukan I

Tapi, beban statis bukan satu-satunya faktor yang menentukan fanout





Asumsi #3: Beban Kapasitif dan Delay Propagasi I

Asumsi: Perubahan level sinyal terjadi secara seketika

Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal @2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Tinjauan Fisik: Asumsi dan Disiplin Abstraksi Digital

I Real: transisi level sinyal tidak seketika I

I

rise-time (tr ): lamanya waktu sinyal tegangan naik dari level rendah ke tinggi fall-time (tf ): lamanya waktu sinyal tegangan turun dari level tinggi ke rendah

I Di tiap komponen: resistansi seri (rs ),

kapasitansi masukan (Cin )

I Saat output dihubungkan dengan beberapa beban masukan secara

paralel, Cin = total Cin semua masukan. Transisi jadi lebih lambat (landai) I Disiplin: Minimalkan fanout untuk mengurangi beban kapasitif, sehingga

memenuhi konstrain delay propagasi

Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)


Delay Propagasi


I Selain itu, delay propagasi komponen (tpd ): lamanya waktu dari

perubahan input sampai outputnya berubah I Misalnya: Cin tipikal dari komponen IC logika adalah 5pF. Suatu

komponen (misalnya gerbang AND) mempunyai delay propagasi maksimum, tpd 4.3ns yang diukur saat kapasitansi load CL 50pF. Berapa fanout gerbang AND yang dapat digunakan tanpa menyebabkan delay propagasi yang melebihi nilai maksimum I I

Maksimum fanout = CL /Cin = 50pF /5pF = 10 Nilai sebenarnya akan lebih kecil karena terdapat kapasitansi stray antara keluaran dan masukan

Abstraksi Digital Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)





Asumsi #4: Wire adalah Konduktor Sempurna


I

Asumsi: Perubahan nilai di keluaran akan langsung dapat dilihat seketika oleh masukan komponen yang terhubung ke keluaran tersebut I

I

Wire adalah konduktor sempurna yang dapat mempropagasikan sinyal tanpa delay Wire adalah jalur transmisi I I

I

I

Untuk jalur pendek, asumsi dapat diterima Jalur panjang, disiplin perlu diperhatikan. Misalnya saat mendesain rangkaian kecepatan tinggi Terdapat kapasitansi dan induktansi parasitik yang tidak dapat diabaikan

Disiplin: menjaga delay propagasi sinyal masih memenuhi konstrain kecepatan data

Tinjauan Fisik: Asumsi dan Disiplin Abstraksi Digital Asumsi #1: Level Tegangan Logika Asumsi #2: Level Beban Statis Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)





Asumsi #5: Flip-flip (Sekuensial) I Asumsi: Di rangkaian sekuensial, sebuah flip-flop menyimpan nilai

masukannya seketika saat transisi masukan clock dari 0 ke 1 (transisi naik). Selain itu, nilai yang tersimpan akan terlihat di keluarannya seketika itu juga

Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal @2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Tinjauan Fisik: Asumsi dan Disiplin Abstraksi Digital

I Flip-flop membutuhkan nilai yang akan

Asumsi #1: Level Tegangan Logika

disimpan harus ada di jalur masukan dalam interval waktu sebelum transisi clock naik. Disebut setup time I Dan nilainya harus tidak berubah antara interval tersebut sampai suatu interval setelah transisi clock naik. Disebut hold

Asumsi #2: Level Beban Statis

time

Asumsi #3: Beban Kapasitif dan Delay Propagasi Asumsi #4: Wire adalah Konduktor Sempurna Asumsi #5: Flip-flip (Sekuensial)


I Nilai yang tersimpan tidak langsung tampak di keluaran, namun ada

delay. Disebut clock-to-output delay I Disiplin: rangkaian harus memenuhi konstrain berikut I I

Perubahan data masukan harus tidak terjadi dalam interval th Keluaran data dari satu sisi clock harus sampai di masukan flip-flop selanjutnya sebelum interval setup time tsu di clock berikutnya

Sumber Daya


I

Dua sumber konsumsi daya di rangkaian digital I

daya static: disebabkan karena arus bocor (leakage current) antar dua terminal atau terminal dengan ground I

I

daya dinamik: disebabkan karena adanya charging dan discharging di kapasitansi beban saat ada transisi level tegangan logika di keluaran (naik/turun) I

I

Terjadi secara kontinyu, tidak dipengaruhi oleh operasi rangkaian

Dipengaruhi oleh frekuensi perubahan level sinyal

Upaya mengontrol konsumsi daya:



I

I

daya statik: memilih komponen dengan konsumsi daya statik rendah daya dinamik: mengurangi frekuensi transisi sinyal


Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal @2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Tinjauan Fisik: Asumsi dan Disiplin Buffer dan Transmission Gate Gerbang Buffer Transmission Gate



Buffer


I Buffer sering digunakan di rangkaian yang mempunyai load (beban)

Teknologi CMOS

kapasitif besar I Dapat dibuat dengan kemampuan kapasitas driving yang berbeda


I I

I

Tergantung ukuran transistor yang digunakan Semakin besar transistor →kemampuan menangani arus yang lebih banyak Umumnya digunakan untuk mengontrol LED (light emitting diode)

I Buffer mempunyai fan-out yang lebih besar daripada gerbang logika

lainnya

Buffer non-inverting

Buffer inverting

Buffer dan Transmission Gate Gerbang Buffer Transmission Gate


Buffer (Gerbang) Tri-State


I

Gerbang (Buffer) Tri-state mempunyai: I I I

satu input (x) satu output (f ) satu masukan kontrol (e)

Teknologi CMOS Tinjauan Fisik: Asumsi dan Disiplin Buffer dan Transmission Gate Gerbang Buffer

I

Saat e = 1, buffer melalukan nilai x ke f. Jika e = 0, masukan buffer terputus dari keluaran f

Transmission Gate



Buffer (Gerbang) Tri-State


I

Untuk baris dimana e=0, keluaran dinyatakan dengan nilai Z I

Nilai Z disebut kondisi high-impedance

e

x

f


0

0

Z

Buffer dan Transmission Gate

0

1

Z

1

0

0

1

1

1

Gerbang Buffer Transmission Gate


I

Nama tri-state berasal dari 2 keadaan normal (0 dan 1) dan Z sebagai keadaan ketiga (tidak mempunyai keluaran)

Tipe Buffer Tri-state


I

4 konfigurasi buffer tri-state: tipe output dan sinyal kontrol

Teknologi CMOS Tinjauan Fisik: Asumsi dan Disiplin Buffer dan Transmission Gate Gerbang Buffer Transmission Gate


Aplikasi Buffer



I

Kedua output gerbang tristate dihubungkan I

I

Ini dimungkinkan, karena salah satu keluaran gerbang tri-state akan Z (high-impedance)

Fungsi: multiplekser 2-masukan

Buffer Non-inverting CMOS


I

Menggunakan 4 transistor






Transmission Gate


I

Transmission gate (TG) berfungsi seperti saklar, menghubungkan input (x) ke output (f ) I

Umumnya digunakan untuk mengimplementasikan gerbang XOR dan rangkaian multiplekser

Tinjauan Fisik: Asumsi dan Disiplin Buffer dan Transmission Gate Gerbang Buffer Transmission Gate


Transmission Gate CMOS


I




Buffer Tri-state CMOS


I


Tinjauan Fisik: Asumsi dan Disiplin Buffer dan Transmission Gate Gerbang Buffer Transmission Gate


Multiplekser dan XOR dengan TG



I

Hitung jumlah transistor yang diperlukan


Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal @2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Tinjauan Fisik: Asumsi dan Disiplin Buffer dan Transmission Gate Gerbang XOR dan XNOR Gerbang XOR Gerbang XNOR Aplikasi Gerbang XOR dan XNOR

Lisensi

Gerbang XOR


I

Elemen dasar yang lain adalah gerbang exclusive OR (XOR) I

I

Digunakan untuk operasi aritmatika

Fungsi XOR ditunjukkan dengan simbol ⊕ I I

Bentuk SOP, x1 ⊕ x2 = x 1 x2 + x1 x 2 Keluaran akan bernilai “1” jika dan hanya jika jumlah masukan bernilai “1” ganjil

Teknologi CMOS Tinjauan Fisik: Asumsi dan Disiplin Buffer dan Transmission Gate Gerbang XOR dan XNOR Gerbang XOR Gerbang XNOR Aplikasi Gerbang XOR dan XNOR

Lisensi

XOR 3-Variabel dan 4-Variabel


I

Persamaan fungsi XOR 3-masukan: f (x1 , x2 , x3 ) = x1 ⊕ x2 ⊕ x3 I I

I

Bentuk kanonik SOPnya? Rangkaian logika?

Persamaan fungsi XOR 4-masukan: f (x1 , x2 , x3 , x4 ) = x1 ⊕ x2 ⊕ x3 ⊕ x4 I I

Bentuk kanonik SOPnya? Rangkaian logika?

Buffer dan Transmission Gate Gerbang XOR dan XNOR Gerbang XOR Gerbang XNOR Aplikasi Gerbang XOR dan XNOR

Lisensi



Lisensi

Gerbang XNOR


I

Komplemen XOR adalah gerbang XNOR - exclusive NOR

I

Fungsi XNOR ditunjukkan dengan simbol ≡ I I

I

Bentuk SOP, x1 ≡ x2 = (x1 ⊕ x2 ) = x1 x2 + x 1 x 2 Keluaran akan bernilai “1” hanya jika jumlah masukan dengan nilai “1” genap Disebut juga fungsi kesamaan (ekuivalensi)


Lisensi

XNOR 3-Variabel dan 4-variabel


I

Persamaan XNOR 3-variabel: f (x1 , x2 , x3 ) = x1 ≡ x2 ≡ x3 I I

I

Bentuk kanonik SOP? Rangkaian logika?

Persamaan XNOR 4-variabel: f (x1 , x2 , x3 , x4 ) = x1 ≡ x2 ≡ x3 ≡ x4 I I

Bentuk kanonik SOP? Rangkaian logika?

Buffer dan Transmission Gate Gerbang XOR dan XNOR Gerbang XOR Gerbang XNOR Aplikasi Gerbang XOR dan XNOR

Lisensi



Lisensi

Aplikasi XOR

Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal @2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Tinjauan Fisik: Asumsi dan Disiplin Buffer dan Transmission Gate

I

Rangkaian aritmatika: elemen full-adder, penjumlah/pengurang dan deteksi overflow

I

Parity generator dan deteksi bit error transmisi

I

enkripsi DES (http://en.wikipedia.org/wiki/Data_Encryption_Standard)

Gerbang XOR dan XNOR Gerbang XOR Gerbang XNOR Aplikasi Gerbang XOR dan XNOR

Lisensi

Elemen Full Adder (Penjumlah)


Lisensi

Rangkaian Penjumlah dan Pengurang


I

Kontrol Add/Sub = 1 menginverskan masukan Y [n − 1, . . . , 0] dan menjumlahkan dan C0 = 1 I

(-Y) = 2’s complement dari Y


Lisensi

Rangkaian Komparator 4-bit


Lisensi

Rangkaian Generator dan Checker Parity


I

Parity generator dan checker untuk data 4-bit Teknologi CMOS I

I I

Parity genap: nilai ’1’ dari bit data dan paritynya berjumlah genap Menjamin kehandalan data saat transmisi Mendeteksi 1 kesalahan bit

Tinjauan Fisik: Asumsi dan Disiplin Buffer dan Transmission Gate Gerbang XOR dan XNOR Gerbang XOR Gerbang XNOR Aplikasi Gerbang XOR dan XNOR

Lisensi

Enkripsi DES: Data Encryption Standar I

http://en.wikipedia.org/wiki/Data_Encryption_Standard


Lisensi

The Feistel function (F function) of DES


Lisensi Creative Common Attribution-ShareAlike 3.0 Unported (CC BY-SA 3.0) I

Anda bebas: I

I

I

untuk Membagikan — untuk menyalin, mendistribusikan, dan menyebarkan karya, dan untuk Remix — untuk mengadaptasikan karya

Di bawah persyaratan berikut: I

Atribusi — Anda harus memberikan atribusi karya sesuai dengan cara-cara yang diminta oleh pembuat karya tersebut atau pihak yang mengeluarkan lisensi I

Cantumkan sumber asal file ini, yaitu

http://didik.blog.undip.ac.id/2012/02/24/ kuliah-sistem-digital-tsk-205-2011/ I

I

Pembagian Serupa — Jika Anda mengubah, menambah, atau membuat karya lain menggunakan karya ini, Anda hanya boleh menyebarkan karya tersebut hanya dengan lisensi yang sama, serupa, atau kompatibel.

Lihat: Creative Commons Attribution-ShareAlike 3.0 Unported License

@2012,Eko Didik Widianto ([email protected]) Teknologi CMOS Tinjauan Fisik: Asumsi dan Disiplin Buffer dan Transmission Gate Gerbang XOR dan XNOR Lisensi

Implementasi CMOS untuk Gerbang Logika dan Tinjauan Praktikal

Recommend Documents