BUDAPESTI MŰSZAKI ÉS GAZDASÁGTUDOMÁNYI EGYETEM VILLAMOSMÉRNÖKI ÉS INFORMATIKAI KAR MÉRÉSTECHNIKA ÉS INFORMÁCIÓS RENDSZEREK TANSZÉK
A LOGSYS rendszer ismertetése Raikovich Tamás BME MIT FPGA laboratórium BME-MIT FPGA labor
A LOGSYS rendszer • Beágyazott rendszerek (elsősorban FPGA alapú) – Fejlesztőrendszere – Oktatási segédeszköze • Részei: – LOGSYS Spartan-3E FPGA kártya – LOGSYS fejlesztői kábel – LOGSYS grafikus felhasználói felület – Xilinx Platform Cable USB emulátor – LOGSYS FLASH programozó alkalmazás BME-MIT FPGA labor
LOGSYS Spartan-3E FPGA kártya
BME-MIT FPGA labor
LOGSYS Spartan-3E FPGA kártya • Xilinx XC3S250E-TQ144 FPGA – 250 ezer kapu (4896 LUT és FF) – 12 darab 18 kbites Blokk-RAM – 12 darab 18 x 18 bites szorzó
• Az eszközzel megvalósíthatók – Összetettebb logikák – Egyszerűbb processzoros rendszerek – Digitális jel- és képfeldolgozás
• Egyszerűen kezelhető perifériák • Memóriák: program- és adattárolás – 128 k x 8 bites aszinkron SRAM – 16 Mbites SPI buszos soros FLASH – A soros FLASH memóriából képes az FPGA magát felkonfigurálni BME-MIT FPGA labor
LOGSYS Spartan-3E FPGA kártya • Megjelenítő eszközök – 8 darab LED – 4 digites hétszegmenses kijelző – 7 x 5 pontmátrix kijelző
• Beviteli eszközök – 5 darab nyomógomb – 8-as DIP kapcsoló
• 16 MHz-es oszcillátor • LOGSYS fejlesztői port – Konfigurálás, vezérlés (CLK, RST) – Soros kommunikáció, tápellátás
• Két bővítőcsatlakozó BME-MIT FPGA labor
LOGSYS Spartan-3E FPGA kártya • Letölthető anyagok (http://logsys.mit.bme.hu) – LOGSYS Spartan-3E FPGA Kártya Felhasználói Útmutató • Részletes dokumentáció • Kapcsolási rajz • A perifériák bekötése
– Teszt alkalmazás az FPGA kártyához • A kijelzők időmultiplexelt vezérlése
– XBD fájl az FPGA kártyához • Kártya leíró fájl a Xilinx EDK szoftverhez • Kicsomagolni a \Xilinx\EDK\board könyvtárba
– FLASH programozó alkalmazás BME-MIT FPGA labor
LOGSYS fejlesztői kábel • USB periféria – Mini-B USB csatlakozó • Fejlesztői kábel funkciók: – Konfiguráció: • JTAG
– Kommunikáció: • • • •
UART/USRT Master SPI Master I2C BitBang I/O
– Vezérlés: • Órajel és reset jel
– Tápellátás: • 5 V rövidzárlat védett tápfeszültség kimenet • Feszültség- és árammérés BME-MIT FPGA labor
LOGSYS fejlesztői kábel • Csatlakoztatás: a LOGSYS matrica legyen felül! • Állapotjelző LED-ek – Sárga LED: tápellátás – Zöld LED: kommunikáció • Letölthető anyagok (http://logsys.mit.bme.hu) – LOGSYS Fejlesztői Kábel Felhasználói Útmutató • Részletes dokumentáció
– Eszközmeghajtó programok • Két eszköz: fejlesztői kábel + virtuális soros port • A számítógép újraindítására szükség lehet BME-MIT FPGA labor
LOGSYS GUI • Indítás: Logsys.exe • Átrendezhető, testreszabható (dokkolható ablakok) • A fejlesztői kábel funkcióinak elérését biztosítja
BME-MIT FPGA labor
LOGSYS GUI – Kábelkezelő • A fő ablak bal oldalán található • Minden csatlakoztatott fejlesztői kábelhez külön lap tartozik • Funkciói: – – – –
Kábel funkciók megnyitása CLK, RST vezérlés Tápfeszültség kimenet vezérlése Mérési eredmények megjelenítése
BME-MIT FPGA labor
LOGSYS GUI – Kábelkezelő • Kábel funkciók: – JTAG, BitBang I/O, UART, USRT – Megnyitás: checkbox bejelölése – Lezárás: • Funkció ablakának bezárása • Checkbox bejelölés megszűntetése
– Erőforrás ütközés esetén az adott funkció nem lesz elérhető • Órajel és reset jel vezérlése: – CLK: 1 Hz – 8 MHz – RST: aszinkron – Csak akkor elérhető, ha a CLK vagy az RST vonal nem foglalt BME-MIT FPGA labor
LOGSYS GUI – Kábelkezelő • Tápfeszültség kimenet vezérlése: – Be- és kikapcsolás – Áramkorlát: 450 mA, 700 mA, 950 mA (utóbbi kettő esetén Y-kábel szükséges) • Mérési eredmények megjelenítése: – Feszültség: • 5 V tápfeszültség kimenet • I/O referencia feszültség • JTAG referencia feszültség
– Kimeneti áram: • Beállítható maximum és kritikus érték • Korábbi fogyasztás megjelenítése BME-MIT FPGA labor
LOGSYS GUI – JTAG • JTAG eszköz adatbázis: – A fő ablakban a jobb oldalon található – Gyártófüggetlen eszközkezelést biztosít • Funkciók (jobb kattintás → menü): – Hozzáadás – Eltávolítás – Eszköz adatainak módosítása • Adatok megadása: – Manuálisan – Importálás BSDL fájlból BME-MIT FPGA labor
LOGSYS GUI – JTAG • Eszközök konfigurálása JTAG interfészen keresztül: – JTAG lánc azonosítása – A konfigurálandó eszköz kiválasztása a listából
BME-MIT FPGA labor
LOGSYS GUI – JTAG • Eszközök konfigurálása JTAG interfészen keresztül: – A konfigurációs fájl letöltése – A konfiguráció befejeződött
BME-MIT FPGA labor
LOGSYS GUI – JTAG • Ismeretlen eszköz esetén hibajelzés – Hozzá kell adni az eszközt az adatbázishoz • Támogatott konfigurációs fájlok: – SVF (ipari szabvány) – Xilinx eszközök esetén még: BIT és JEDEC • Xilinx ISE telepítése szükséges • iMPACT programmal automatikus konvertálás SVF formátumra
BME-MIT FPGA labor
LOGSYS GUI – UART/USRT • Egyszerű terminál az UART és USRT kommunikációhoz: – UART: aszinkron soros kommunikáció – USRT: UART + folyamatos órajel kiadás
BME-MIT FPGA labor
LOGSYS GUI – UART/USRT • Beállítások: – Adatátviteli beállítások: • • • •
Baud rate: 4800 – 115200 bit/s Paritás: nincs, páros vagy páratlan Adatbitek száma: 5, 6, 7 vagy 8 Stop bitek száma: 1 vagy 2
– Bináris vagy szöveges mód – Újsor jelzések (csak szöveges módban) – Beállítások érvényesítése: Set gomb • Kapcsolat létrehozása: Connect gomb • Kapcsolat bontása: Disconnect gomb • Echo: elküldött karakterek megjelenítése BME-MIT FPGA labor
LOGSYS GUI – UART/USRT • Fájl küldése: – Fájl megnyitása: ”…” gomb – Küldés: ”Send” gomb – Megszakítás: ”Stop” gomb • Vett adatok mentése fájlba: – Fájl kiválasztása: ”…” gomb – Vétel elindítása: ”Receive” gomb – Vétel leállítása: ”Stop” gomb • Karakter küldése: – Bináris – Decimális – Hexa – ASCII BME-MIT FPGA labor
LOGSYS GUI – BitBang I/O • A BitBang I/O egy speciális alacsony sebességű szinkron kommunikációs mód. Jól használható: – Egyszerű tesztekhez – Oktatási célra • Működése: – A szoftver közvetlen vezérli az órajelet (CLK) – Felfutó vagy lefutó élre: • A reset (RST) és a soros kimenet (MOSI) megváltoztatása • A soros bemenet (MISO) mintavételezése BME-MIT FPGA labor
LOGSYS GUI – BitBang I/O • A BitBang I/O funkció kezelői felülete:
BME-MIT FPGA labor
LOGSYS GUI – BitBang I/O • Órajel vezérlése: – Órajel frekvencia: 1 Hz – 1000 Hz – Folyamatos órajel elindítása/leállítása – Adott számú pulzus kiadása – Alacsony/magas szintre állítás • Álló órajel esetén: – A kiadott parancsok várakozási sorba kerülnek – Az órajel elindítása után kerülnek végrehajtásra • Reset jel vezérlése: – Adott hosszúságú RST pulzus kiadása – Alacsony/magas szintre állítás BME-MIT FPGA labor
LOGSYS GUI – BitBang I/O • MOSI-MISO adatátvitel: – Adatformátum: bináris, decimális, hexa vagy ASCII – Interaktív mód: • Többszörös küldési lehetőség adott számú órajelpulzusnyi szünettel • Műveletek: +, -, bal shift, jobb shift, balra forgatás, jobbra forgatás • MOSI alacsony/magas szintre állítása
– Fájl I/O mód • Beállítások: – Írás és olvasás felfutó vagy lefutó órajel élre – MSB vagy LSB először
BME-MIT FPGA labor
LOGSYS GUI – BitBang I/O • USRT adatátvitel: – Keret: START bit, 4 – 16 adatbit, STOP bit – Adatformátum: bináris, decimális, hexa vagy ASCII – Interaktív mód: • Többszörös küldési lehetőség adott számú órajelpulzusnyi szünettel
– Fájl I/O mód • Beállítások: – Írás és olvasás felfutó vagy lefutó órajel élre – MSB vagy LSB először – Adatbitek száma, paritás, keret ellenőrzése
BME-MIT FPGA labor
LOGSYS GUI – BitBang I/O • Idődiagram: – – – –
A kommunikációs folyamat megjelenítése Engedélyezhető, tiltható (Enable) Nagyítható, kicsinyíthető (Zoom) Jelzi a várakozási sorban lévő órajelpulzusok/bitek számát
BME-MIT FPGA labor
LOGSYS GUI • Letölthető anyagok (http://logsys.mit.bme.hu) – LOGSYS GUI alkalmazás – LOGSYS Fejlesztői Környezet Felhasználói Útmutató • Részletes dokumentáció
– .NET keretrendszer • A LOGSYS GUI használatához szükséges • 2.0 vagy újabb kell BME-MIT FPGA labor
Xilinx Platform Cable USB emulátor • Biztosítja a fejlesztői kábel JTAG interfészének elérését a Xilinx alkalmazásokból: – Xilinx ISE – Xilinx EDK – Xilinx ChipScope – Xilinx System Generator & AccelDSP • A LogsysSwUSB eszközmeghajtó telepítése szükséges • Indítás: XilinxUSBCable.exe – Ikonként látszik a tálcán – Jobb kattintás: felugró menü BME-MIT FPGA labor
Xilinx Platform Cable USB emulátor • A Xilinx USB kábel csatlakoztatása 1. A használni kívánt eszközök kiválasztása • LOGSYS SwUSB bus devices menüben • LOGSYS development cable menüben
2. A kiválasztott eszközök megnyitása • Open selected devices menüpont
3. A Xilinx ISE verzió kiválasztása • Select a Xilinx ISE version menüben • A gépekre a Xilinx ISE 10.1 van telepítve
4. A Xilinx USB kábel csatlakoztatása • Attach Xilinx USB cable menüpont • Ha a kiválasztott SwUSB portra még nem volt csatlakoztatva Xilinx USB kábel, akkor a Windows kéri az eszközmeghajtók telepítését BME-MIT FPGA labor
Xilinx Platform Cable USB emulátor • A Xilinx USB kábel eltávolítása 1. Remove Xilinx USB cable menüpont 2. Close selected devices menüpont • Kilépés a programból – Exit menüpont – Kilépéskor a csatlakoztatott Xilinx USB kábel automatikusan eltávolításra kerül a rendszerből • Az alkalmazás automatikus elindítása a Windows betöltésekor – Load at Windows startup menüpont BME-MIT FPGA labor
Xilinx Platform Cable USB emulátor • Letölthető anyagok (http://logsys.mit.bme.hu) – Xilinx USB kábel emulátor alkalmazás – LogsysSwUSB eszközmeghajtó • Telepítés: install.cmd parancsfájl futtatása • A számítógép újraindítása szükséges lehet
– .NET keretrendszer • A program használatához szükséges • 2.0 vagy újabb kell BME-MIT FPGA labor
LOGSYS FLASH programozó alkalmazás • A LOGSYS FPGA kártyákon található soros FLASH memória programozására használható • Indítás: LogsysFLASH.exe • A toolbar funkciói: 1. LOGSYS fejlesztői kábel kiválasztása 2. Órajelfrekvencia kiválasztása • 1, 2, 4 vagy 8 MHz SPI órajelfrekvencia
3. Csatlakozás az FPGA kártyához • Rákérdezés a tápfeszültség bekapcsolására, ha nincs bekapcsolva
4. A FLASH programozás funkció lezárása • A tápfeszültség kikapcsolásra kerül, ha azt a program kapcsolta be
• Információ az eszközökről: – Az FPGA kártya típusa – A FLASH memória típusa, mérete BME-MIT FPGA labor
LOGSYS FLASH programozó alkalmazás • A FLASH memória törlése: – Teljes törlés (Chip erase) – Megadott terület törlése (Block erase): • Címtartomány • Méret
– A törlés indítása: • Erase FLASH gomb
BME-MIT FPGA labor
LOGSYS FLASH programozó alkalmazás • A FLASH memória programozása: – Konfigurációs fájl megadása: • Megnyitás: Open… gomb • Támogatott formátumok: BIT, HEX, MCS
– Programozási beállítások: • • • •
Bitsorrend felcserélése Kezdőcím megadása A törlési mód megadása Legyen-e ellenőrzés
– A programozás indítása: • Program FLASH gomb BME-MIT FPGA labor
LOGSYS FLASH programozó alkalmazás • Kezdőcím: – FPGA konfigurációs adatok esetén mindig legyen 0 • Törlés típusa: – Teljes törlés (Chip erase) – Az elfoglalt blokkok törlése (Erase used blocks) – A korábbi tartalom felülírása (Owerwrite used blocks) • A korábbi tartalom beolvasása és módosítása a konfigurációs adatokkal • Az elfoglalt blokkok törlése • A FLASH memória felprogramozása a módosított adatokkal
• Letölthető anyagok (http://logsys.mit.bme.hu) – LOGSYS FLASH programozó alkalmazás – .NET keretrendszer • A program használatához szükséges • 2.0 vagy újabb kell BME-MIT FPGA labor
