Náplň předmětu A3B38MMP a kontrolní otázky k terminu testu v semestru Mikroprocesory řady 8051 /52 a jejich použití Obecné blokové schéma mikroprocesorem řízeného přístroje Architektura, paměťový model, datová paměť přímo, nepřímo adresovatelná, zásobník (stack), jeho funkce a použití, bitově adresovatelná paměť, speciální funkční registry, instrukční sada, programování. Jednočipové mikropočítače řady 8051. Jednočipové mikropočítače řady 8051, obvodová struktura, druhy a velikosti paměťových prostorů, velikosti vnitřních pamětí? Periferie na čipu 8051, UART, čítače, jejich použití a programová obsluha, čtení metodou dotazování na stav („polling“). Struktura a ovládání vstupně - výstupních bran, připojení LED k výstupu. Použití instrukcí ANL, ORL pro modifikaci pouze vybraných bitů slova (brány). Minimální sestava mikropočítače z řady 51 pro vestavnou aplikaci. Použití IDE (integrovaného vývojového prostředí) Microvision 3 firmy Keil pro vývoj aplikace s 8051,….potřebné soubory, výstupní soubory, využití simulátoru pro ladění programu pro 8051. Použití překladače A51, výstupní soubory, soubory používané pro programování paměti FLASH jednočipového mikropočítače. Pseudoinstrukce (direktivy) překladače A51 - ORG, SET, EQU, HIGH, LOW, DB, DS, INCLUDE. Binární, hexadecimální a dekadická čísla, reprezentace záporných čísel – dvojkový doplněk Mikroprocesory kontrolní otázky: Kolik kombinací představuje možnost zápisu čísla v 8, 10, 16 , 20 bitech? Kolik Byte má jeden kilobyte, jeden megabyte? Kolika adresovými signály se adresuje prostor 4 Gigabyte (např. u procesoru ARM Cortex M3)? Vysvětlete způsob reprezentace kladných a záporných čísel, dvojkový doplněk. Zapište osmibitově (bez znaménka) hexadecimální ekvivalent dekadických čísel 10, 11, 12, 13, 14, 15, 16, 31, 32, 65, 64, 127, 128, 255. Zapište 8-mi bitový hexadecimální ekvivalent čísla -1, -2, -15, -128 s využitím dvojkového doplňku. Jaké největší kladné a záporné číslo je možno znázornit 16-bitově ve dvojkovém doplňku? Jaké největší číslo lze binárně zobrazit v 8 a 16 bitech bez znaménka, jaké rozmezí čísel lze zobrazit v 8 a 16 bitech se znaménkem (dvojkový doplněk)? Zapište čísla -1 , -2, -3 vyjádřená jako 32 bitová hexadecimální čísla s využitím dvojkového doplňku. Uveďte a vysvětlete, jak se získá binární 16-bitová reprezentace čísla -5 vyjádřená pomocí dvojkového doplňku. Na jaké adrese začíná výkon programu procesoru AT89C51 po resetu, co je to reset procesoru? Nakreslete schéma připojení LED k výstupu AT89C51 – brána P1, aby LED protékal proud I = 2 mA, napětí na LED předpokládejte UAK = 2 V a napájení procesoru Ucc = +5 V Co se stane, pokud AT89C51 bude mít napájení Ucc = + 3,3 V a na jeho vstup se přivede signál z výstupu hradla HCT ve stavu H. ( Pozn. Vstupy AT89C51 nejsou + V tolerantní). Napište úsek programu, kde se naráz (naráz společně - tedy ne postupně) nastaví horní tři bity P1.7 až P1.5 brány P1 na úroveň L ( log 0), aniž by tím byl ovlivněn stav ostatních bitů (P1.4 až P1.0). (Jaká instrukce se pro to musí nezbytně použít?)
1
Napište úsek programu (assembler 8051), kde se naráz nastaví horní bity P1.1 a P1.2 brány P1 na úroveň H (log 1), aniž by tím byl ovlivněn stav ostatních bitů. Kde může být v AT89C51 umístěn zásobník (stack)? Jak maximálně velký zásobník u tohoto procesoru může být, uveďte číslo a vysvětlete? Uveďte příklady příkazů- instrukcí procesoru AT89C51-, které využívají zásobník. Uveďte příklady instrukcí (procesoru AT89C51) čtení z paměti s přímým adresováním a příklad instrukce čtení z paměti s nepřímým adresováními. Kde je v paměti AT89C51 umístěn zásobník a jak se inicializuje. Nakreslete základní minimální zapojení mikropočítače s AT89C51 Struktura vstupně výstupní brány AT89C51 (např. P1.). Jaká úroveň je na vstupně výstupních pinech brány P1 (P3) ? Jaká úroveň musí být zapsána na (kvaziobousměrnou) výstupní bránu, aby mohla sloužit jako vstupní. Při jaké úrovni (H nebo L) je možné u AT89C51 získat větší proud a budit např. LED? Nakreslete připojení LED k pinu P1.5. Jak se mění obsah čítače T0 v režimu, ve kterém se používá pro měření doby kyvu MKO (monostabilního klopného obvodu) ve cvičeních. Jakou nejdelší dobu kladného impulsu je možno měřit metodou hradlování čítače T0 v AT89C52, AT89S8252 (podobně, jako jste používali ve cvičeních), jestliže je použit krystal o frekvenci 12 MHz, příp. 11,0592 MHz? Jak je možno měřit délku kladného impulsu pomocí časovače v AT89C52? Jaký význam pro to měl vstup /INT0 ? Jakou dobu trvá vykonání instrukcí 8051 (např. NOP nebo LJMP), jestliže je použit krystal o frekvenci 12 MHz, příp. 11,0592 MHz? Jaký údaj z katalogu k tomu je případně zapotřebí? Nakreslete průběh signálu na výstupním pinu TxD (vysílač UART) u 8051, jestliže se vysílá ASCII znak A. Nastavení 9600 Bd, 8 datových bitů, jeden stop bit, bez parity. Jaké je pořadí jednotlivých bitů při vysílání? Jakou dobu bude trvat vyslání 1000 znaků (bez prodlev). Jak jste ve své úloze přijímali a vysílali znaky prostřednictvím sériového rozhraní (RS-232)? Jak se zjistí, že z nadřazeného počítače byl do interního obvodu UART v 8051 předán znak? Uveďte tuto malou část programu, kterou jste tuto skutečnost zjišťovali. Jak je možno poznat, že byl obvodem UART již přijat znak, případně již vyslán znak? Jak se vysílá znak pomocí vestavěného obvodu UART a jak se zjistí, že znak byl již vyslán. Jaká byla doba vyslání znaku na sériovou linku, jestliže používáte modulační rychlost 9600 Bd (8 datových bitů, 1 stop bit). Čím je určena modulační rychlost při vysílání znaku vestavěným obvodem UART v 8051? Jak se postupuje při využití externího přerušení a přerušení od časovače u 8051? Jaké se musejí provést inicializace? Jaký soubor se využije pro programování paměti FLASH v AT89C51 (jako se používalo na cvičeních). Jak se tento soubor získá? Napište úsek programu, jímž se (pouze) na pinech P1.7 a P1.5 nastaví úroveň H (1), a úsek programu pro nastavení pouze na pinech P1.6 a P1.4 úroveň L ( 1). (Nápověda -instrukce ORL, ANL).
2
Může být zásobník umístěn v paměti FLASH (code), v paměti XDATA, paměti DATA. Jaká maximální kapacita (počet bajtů) zásobníku u procesoru AT89C51 může být? Mapa paměti, paměťový model, jaké instrukce slouží pro spolupráci (čtení, zápis) s pamětí XDATA. Kolik bajtů vnitřní datové paměti RAM u AT89C51 může být adresováno přímo a kolik nepřímo. Jakým způsobem je adresována externí datová paměť (XDATA) u procesoru AT89C51? Kam jsou mapované vstupně výstupní brány a další speciální funkční registry uAT89 C51? Napište příklad instrukce pro přímé adresování (vnitřní) datové paměti a instrukci pro její nepřímé adresování. Jakým adresováním je přístupná vnitřní datová paměť od adresy 80h do 0FFh? Jakým adresováním jsou přístupné speciální funkční registry. Napište usek programu kterým se zapíše hodnota 77h na adresu 0A400h do paměti XDATA. Jaké funkce mikroprocesoru AT89 C51 lze simulovat pomocí simulátoru v prostředí Keil Microvision3 (dále KM3) ? Jak je možno pomocí simulátoru, KM3 určit periodu generování signálu na výstupním pinu (perioda blikání)? Je možná simulace procesoru v KM3 v reálném čase. Jak se nastavují funkce krokování programu, body zastavení ( break point), běh programu, krokování hlavní smyčky programu s během plnou rychlostí v podprogramech. Jaké jsou (logicky) paměťové prostory u jednočipového mikropočítače Atmel AT89C52? Jak se liší z hlediska přístupu prostor vnitřní datové paměti na adresách 00 -7Fh a 80h -0FFh? Jak se provádí přímé a nepřímé adresování vnitřní datové paměti. Lze použít přímé adresování externí datové paměti u 89C52? Jak se liší instrukce MOV A, #33h a MOV A, 33h . Co je to bitově adresovatelná paměť RAM, kde se v AT89C52 nachází a jak je velká a jak se může adresovat? Kde může být umístěn zásobník (návratových adres) v mikropočítači AT89C51 a kde v AT89C52? Může být umístěn také ve vnější paměti typu XDATA? Jak se mění ukazatel zásobníku ( SP) po zápisu do zásobníku? Může se v AT89 AT89 AT89C51 pomocí uživatelského programu zapisovat do vnitřní paměti CODE, DATA, IDATA ? Jak je velká vnitřní datová paměť procesoru 8051? Je možno bitově adresovat bránu P1? Jak se adresuje vnější datová paměť AT89C51 a jakou největší kapacitu může mít? Kolika bitový je : akumulátor, registr R0, R1, R2, registr DPTR, registr SP. Kde může být v AT89C51, příp. v AT89C52 umístěn zásobník? Kde je (v jaké paměťovém prostoru) v AT89 C51RC2 (používaném na cvičeních) umístěna paměť EEPROM, jak se k ní z hlediska programátorského přistupuje? Jaká se musí nejdříve provést inicializace, aby bylo možno použít vestavěný sériový kanál UART v I8051? Nakreslete stav výstupního signálu v čase při vysílání znaku A. Jak se programově synchronizuje spolupráce s UART-em (zápis a čtení dat) v AT89C51? Na jakých nejnižších adresách bude začínat externí paměť programu, pokud se u použije též vnitřní paměť programu na čipu u AT89C52? Lze u AT89C52 zakázat funkci interní paměti programu na čipu? Kde jsou umístěny v (programátorském modelu) vstupně výstupní brány P1, P3 (stačí pouze přibližně), mohou se adresovat nepřímo?
3
Tvorba programu v jazyce symbolických adres. Programové prostředky: Překladač, objecthex konvertor. Jak se postupuje při přípravě programu pro vnitřní paměť mikropočítače AT89C52, od jaké adresy bude umístěn? Intel Hex soubor, co to je, z čeho a jak se získá, k čemu slouží? K čemu slouží pseudoinstrukce ORG, SET, EQU, DS, DB u překladače A51, který jste používali na cvičeních? Jak lze zapsat bitovou adresu při přípravě programu s překladačem A51? Čím se liší instrukce LJMP, JMP, AJMP, SJMP, příp. LCALL, CALL, ACALL. Jakým znakem může začínat návěští, jakým znakem může začínat číslo. V kolika bitech se vyjadřují čísla v překladači A51. Jaký bude obsah akumulátoru A, registrů R1, R2 po provedení instrukcí odpovídajících zápisu MOV A, # LOW NOT 0FFh MOV R1, #HIGH NOT 0F0h MOV R2, # LOW - 0F0h Jakou budou mít hexadecimální, dekadickou, případně binární hodnotu následující výrazy v jednotlivých případech po překladu? sym set - 0F0h sym set LOW -0F0h sym set HIGH -0F0h sym set NOT 0F0h sym set NOT HIGH 0F0h sym set LOW NOT 0F0h sym set NOT LOW 0F000h sym set 1234 sym set 1234H sym set 1234H SHL 1 sym set 1234H SHR 2 sym set 1234D sym set -1234H sym set NOT 1234H Co vyjadřuje zápis DS 2, v kterém segmentu programu se používá? V čem se liší instrukce: MOV A, R1 od MOV A, @R1. Jestliže bude paměť SRAM typu 6116 (příp. 6264, 62256) umístěna od adresy 8000h v prostoru XDATA mikropočítače s AT89C52, na jaké adrese se bude nacházet poslední Byte této paměti? Která instrukce (RET nebo RETI) se musí použít pro návrat z podprogramu pro obsluhu přerušení u 8051, jaký je rozdíl ve funkci a použití těchto instrukcí?
Logické obvody: Logický obvod jako dvojbran, definice vstupních a výstupních napětí a proudů Ui, Uo, Ii, Io, dynamické chování logického obvodu, předstih a přesah dat, odezva výstupu na vstupní signál, definice zpoždění a časů tpHL, tpLH, tS - setup time, tH - hold time.
4
MOS tranzistory s indukovaným kanálem N a P jako jako základ logických obvodů CMOS, elementární CMOS invertor, Základní vlastnosti logických obvodů řad TTL, TTL- LS. Logické obvody HC, HCT, typické napájecí napětí obvodů HC, HCT, obvodů nízkonapěťové logiky. Náhradní schéma výstupu obvodu CMOS ( 74HCxxx, 74HCTxxx ) ve stavu H a ve stavu L, typické hodnoty UiLmax, UiHmin pro TTL, TTL LS, HC, HCT, rozhodovací úroveň Ut , zapojení nevyužitých vstupů log. obvodů CMOS. Diody ve struktuře obvodu CMOS, diody mezi i Ucc a GND diody mezi výstupem a UCC, výstupem a GND, ochranné diody. Parazitní tyristor ve struktuře obvodu CMOS, latch – up efekt. Pojem +5 V toleratní vstupy u logického obvodu a mikroprocesoru CMOS. Mezní proudy výstupem, svorkami Ucc a GND integrovaného obvodu CMOS, maximální proudy Iik, Iok záchytnými diodami, Delta ICC – statická přídavná výkonová ztráta obvodů HCT při vstupní úrovni H s napětím menším než UCC. Dynamická výkonová ztráta log. obvodů CMOS, vliv kapacitní zátěže CL na proudový oběr, ekvivalentní kapacita Cpd a její význam ve výpočtech proudového odběru, metody snižování dynamického odběru mikropočítače v CMOS technologii. Rozložení pinů na pouzdře integrovaného obvodu, poloha napájecího pinu, +Ucc a GND u typických logických obvodů a mikropočítačů v pouzdře DIL. Blokování napájení logických obvodů , blokovací kapacitory, význam, funkce, jejich správné umístění, správné připojení zemních vodičů, rušivé působení zemních vodičů s nezanedbatelnou impedancí, rušivé vyzařování při nesprávném rozvodu napájení integrovaných obvodů, Měření signálů na mikroprocesoru, použití osciloskopu pro měření na mikropočítači, použití osciloskopické sondy, její správné připojení a nastavení pro malé ovlivnění měřeného obvodu, (frekvenčně kompenzovaný napěťový dělič). Oscilátor v CMOS mikropoč, připojení krystalu. Logické obvody- kontrolní otázky: Jak (na jaké napětí) se připojuje substrát tranzistoru MOS, pokud je vyveden? Je možno použít tranzistor NMOS s indukovaným kanálem a prahovým napětí Ut = +1,5 V s řízením Gate výstupem obvodu 74HCT00 v přepínači (multiplexeru měřených signálů systému sběru dat pro přepínání signálů, případně ve vzorkovači) jestliže se spínaná napětí se pohybují v rozmezí 0 až 5 V? stejná otázka, jako výše.., ale pro spínaná napětí v rozsahu 0 až +2 V, vysvětlete rozdíl v obou situacích. Nakreslete zapojení takto řízeného spínače s MOS tranzistorem s indukovaným kanálem N. Jak velký proud poteče do vstupu hradla NAND 74HCT00 při napájení Ucc = +5 V a napětí na vstupu Ui = + 5 V ; + 3 V; 0 V ? Jak velký proud poteče do vstupu hradla NAND 74HC00 při UCC = +5 , Ui = 5V, jak se změní situace, pokud by zůstalo Ui = 5V a UCC se změnilo na UCC = + 3,3 V ? Určete střední hodnotu proudového odběru ze zdroje Ucc = +5 V obvodu CMOS ( invertor) při buzení signálem o frekvenci 10 MHz, je- li na výstupu zatížen kapacitou CL = 10 pF; předpokládejte Cpd = 10 pF.
5
Logický obvod CMOS 74HCT00 s napájením Ucc = + 5 V je v klidu, na vstupech jsou úrovně 0 nebo + 5 V. Jaký bude jeho odběr z napájecího zdroje? V čem se liší logické obvody řad HC a HCT (např. 74HCT00 a 74HC00)? Jak se změní proudový odběr z napájení – svorkou UCC, pokud se vstupu obvodu 74HCT04 (invertor) vstupní napětí změní z úrovně +5 V na + 3 V ? Výstup obvodu 74HCT00 je ve stavu L, budí se jím LED zapojená proti napájení UCC proudem I = 4 mA. Jaké napětí bude přibližně na výstupu obvodu? Výstup obvodu 74HCT00 s napájením Ucc = + 5 V je ve stavu H, budí se jím LED zapojené proti zemi GND proudem I = 4 mA. Jaké napětí bude přibližně na výstupu obvodu? Situaci zakreslete schematicky a výsledek podložte přibližným výpočtem. Jaké může být na vstupu hradla 74HCT00 (s UCC = + 5 V) maximální napětí UiLmax pro úroveň L („logická nula“) a jaké minimální napětí pro úroveň H („ logická jedna“) UiHmin ? Jaké může být na vstupu hradla 74HC00 (pro UCC = + 5 V a pro UCC = + 3,3 V) maximální napětí UiLmax pro úroveň L („logická nula“) a jaké minimální napětí pro úroveň H („ logická jedna“) UiHmin ? Jaký má význam ekvivalentní výkonová ztrátová kapacita CPD u logických obvodů CMOS a jak se využije ve výpočtu? Jaká je výkonová ztráta hradla logického obvodu HCT00 s UCC = 5 V, jestliže má CPD = 15 pF a vstupní signál má frekvenci 1 MHz, výstup tohoto obvodu je zatížen kapacitou CL = 10 pF? Příčný proud logického obvodu CMOS, kudy teče a kdy? Jak závisí jeho velikost na frekvenci změn stavu obvodu? Který z obvodů (74HC nebo 74HCT) má větší vstupní kapacitu - kapacitu vstupního pinu a čím je to způsobeno? Které z obou řad logických obvodů je vhodnější využít při požadavku na co nejvyšší rychlost z hlediska parazitních kapacit a proč? Jakými způsoby se může snižovat (dynamický) proudový odběr mikroprocesoru? Rozvod napájení, jaké jsou zásady pro připojení rozvodu GND a Ucc k mikroporcesorům a logickým obvodům obecně? Proč některé mikroprocesory mají více vývodu pro připojení na zem (GND)? Co znamená blokování napájení logického obvodu, nakreslete a vysvětlete. Ochranné diody na vstupech, k čemu slouží a jak se mohou projevit chování CMOS obvodu bez napájení s přivedeným napětím na vstup, na třístavový výstup. Proč se nesmí přepólovat napájení log. obvodu CMOS, jak by se změnily proudové poměry? Jak se má ošetřit nevyužitý vstup hradel obvodů 74HC, 74HCT . Může zůstat nezapojený, co se pak může dít? Jak velký proud teče vstupem (vstupním pinem) v klidovém stavu obvodu HC, HCT, pokud je vstupní napětí v mezích 0 až Ucc?. Jaký je vnitřní odpor výstupního obvodu HC, HCT chápaného jako zdroje napěťové úrovně? Jaké napětí bude přibližně na výstupu obvodu 74HC00 s napájením Ucc = 5,000 V pro stav H na výstupu, pokud bude výstup zatížen odporem R= 5 kOhmů proti zemi (GND)? Výsledek podložte výpočtem. Jaké napětí bude na výstupu obvodu 74HC00 s napájením Ucc =5,000 V pro stav L na výstupu, pokud bude výstup bude budit diodu LED proudem 5 mA proti svorce Ucc (=5V) ?
6
Může se na vstup hradel HC, HCT připojit napětí mimo rozsah 0, Ucc? Co znamená pojem, že vstup obvodu je 5V tolerantní. U jakých obvodů a za jakých podmínek má smysl tento údaj uvádět. Proč nemá smysl výrok, že "vstup obvodu 74HCT je 5 V tolerantní"? Co znamená údaj, že obvod je na vstupu + 5 V tolerantní, jaké problémy mohou vznikat při spolupráci logických obvodů při napájení z různých napájecích zdrojů? Podle kterého napěťového údaje v katalogu lze usoudit, zda vstupy jsou + 5 V tolerantní? Z kterého údaje, případně jak se z náhradního schématu vstupu pozná, že vstup procesoru není + 5 V tolerantní? Je vstup obvodu 74HC při Ucc= 3,3 V tolerantní? Proč není? Jaká je základní podmínka, aby vstup obvodu mohl být 5 V tolerantní? K čemu by došlo, pokud by se např. na vstup procesoru s Ucc= 3,3 V, jehož vstupy nejsou + 5 V tolerantní připojil výstupní signál ve stavu H z hradla 74HCT (s typickým napájením + 5V)? V jakých mezích se může používat napájecí napětí obvodů řady CD4000 (např. CD4001), obvodů 74HC ( např. 74HC00), obvodů 74HCT, např. 74HCT00). V čem se liší obvody řad HC a HCT. Jaké maximální napětí na vstupu - UiHmax může mít obvod z řady HCT ( např. 74HCT00). Jaké je náhradní schéma výstupu logického obvodu např. HC00, případně HCT00 pokud je na výstupu generována vysoká úroveň - H, případně nízká úroveň - L. Přibližně jaký vnitřní odpor má výstupní část obvodu HC, HCT ve stavu H, případně L? Jaké maximální napětí může být přivedeno na vstup odvodu 74HC00 s napájením UCC = 3,3 V? Jaké maximální napětí může být přivedeno na vstup odvodu 74AHC00 s napájením UCC = 5 V. Odpověď zdůvodněte. Jaké napětí bude na výstupu obvodu 74HCT00 s UCC = 5 V, jestliže je výstup ve stavu H a je zatížen odporem R = 10 kOhmů? Jaký je přibližně vnitřní odpor výstupu v obvodu 74HCT00, ve stavu H a ve stavu L? Jaký (přibližně) proud teče vstupem obvodů 7400 ( řada TTL), 74LS00 (řada LS), 74HCT00, 74HC00 s UCC = 5 V, jestliže je na vstup přivedena úroveň L (s napětím 0V), nebo úroveň H (s napětím 5 V)? Jaká je orientace proudu? Jaké problémy může přinášet použití velmi rychlých logických obvodů řad ACT, AC v mikropočítači; vysvětlete problematiku rušení proudovými impulsy při změnách stavu v log. obvodu? Jak se projevuje proudový impuls příčného proudu, který protéká mezi svorkami UCC a GND logického obvodu a proud, který protéká mezi výstupní svorkou obvodu (OUT) a svorkou GND, případně UCC? Jak se v takovém případě může projevit impedance vodiče připojujícího svorku GND logického obvodu na desce plošného spoje? Jaký význam má blokování rozvodu napájení kondenzátory. Jak se mají tyto kondenzátory umísťovat vzhledem k logickému obvodu? Proč může vést ke zničení přepólování přívodu napájení u logických obvodů CMOS. Může být výstup logického obvodu CMOS řady HC, HCT s třístavovým výstupem připojen na sběrnici (v aktivním stavu - s přenos dat), aniž by tento obvod měl správné napájecí napětí. K čemu může dojít a proč? Pouzdra integrovaných obvodů. Jak se nalezne vývod č. 1 na pouzdře? Nakreslete pouzdro integrovaného obvodu AT89C2051 (který jste používali na cvičeních) a popište číslování vývodů. Na kterých pinech je u logických obvodů obvykle (např. u řady 74HC, 74HCT) kontakt pro připojení GND (zem) a Ucc (Udd) -napájení? 7
Nakreslete a popište logický obvod, mikropočítač s blokováním napájení, jaké kondenzátory je vhodné použít? Polovodičové paměti: Polovodičové paměti, princip funkce, uspořádání, paměťová matice, princip koincidenčního adresování paměťové buňky v paměťové matici, paměťový tranzistor. Paměťový tranzistor s plovoucím hradlem, programování, mazání, reprezentace paměťové informace v tranzistoru, paměťová matice, paměťové buňky jedné stránky Paměťi MOS typu MASK ROM, EPROM, EEPROM, FLASH Paměťová buňka paměti SRAM provedení CMOS, zapojení buněk do matice. Paměti RWM, SRAM, dvoubránová paměť, FIFO. Dynamická paměť. Asynchronní a synchronní paměť SRAM? Paměti FLASDH typu NOR a NAND. Paralelní a sériová paměť FLASH. Paměť EPROM, FLASH ROM, EEPROM, princip funkce, vlastnosti, řídicí signály, použití. Doba přístupu paměti tAA při čtení. Cyklus čtení paměti EPROM, FLASH, SRAM, cyklus zápisu paměti SRAM, definice doby přístupu při zápisu . Stránkový přístup k paměti (čtení, zápis v pamětech FLASH). Pojem byte write a page write u pamětí FLASH, odlišnosti a vliv na rychlost toku dat, Funkce řídicích vstupů pamětí (chip select, chip enable, output enable, write enable). Paměti – otázky: Jak může být organizována paměťová matice pamětí o organizaci N x 8 bitů (např. 27256). Paměťová buňka paměti ROM, EPROM, EEPROM, FLASH ROM. Čím se rozlišuje informační obsah buňky pro log. 0 a log. 1? Jak probíhá naprogramování paměťových buněk v paměti EPROM, EEPROM a FLASH. Jak se liší uspořádání paměťové buňky, způsob programování a mazání paměti EPROM, FLASH a EEPROM? Jakým procesem se přenášejí náboje na plovoucí hradlo u paměti FLASH a jak se odstraňují. Jak se programuje a maže paměť EEPROM a v čem spočívá tento proces? Co je podmínkou získání platných dat na výstupu paměti v požadovaném okamžiku? Jaký je rozdíl mezi vlastnostmi EPROM, EEPROM, FLASH. Jaké řídicí signály má paměť 2764, 27256; k čemu slouží- naznačte časovým diagramem. Je možno použít paměť 27512 do plošného spoje, který byl navržen pro 27256 a jak? Jakou kapacitu a organizaci mají paměti EPROM typu 2764, 27C256, 275C12, 270C10, 270C20, 270C40, 27C080 ? Co je to "Page write" mód programování pamětí FLASH? Nakreslete paměťovou buňku paměti EPROM; jak se liší její naprogramovaný a nenaprogramovaný stav ? Jakým procesem se přenášejí náboje na plovoucí hradlo u paměti EPROM a FLASH a jak se odstraňují. Jak se programuje a maže paměť EEPROM a v čem spočívá tento proces? Která z pamětí (NOR či NAND) FLASH se využívá jako interní paměť programu jednočipových mikropočítačů - např. AT89 C51RC2? Jaký typ paměti FLASH je typicky obsazen v paměťových kartách FLASH a USB FLASH pamětech? Jakým způsobem se u pamětí FLASH typu NAND (např. v paměťových kartách) dosahuje vysoké (střední) rychlosti čtení, když proces čtení vlastní paměťové buňky je pomalý?
8
Jaký je význam signálů /CS (příp. /CE), CE, /OE, /WE u pamětí? Co označuje dobu přístupu tAA při čtení z paměti EPROM, naznačte grafem. Nakreslete časování EPROM při čtení, označte dobu přístupu. Na čem závisí velikost této doby? Paměťové buňky a uspořádání pamětí SRAM, dvoubránové paměti, paměti FIFO. Jak se chová paměť FIFO po svém zaplnění, pokud nejsou přiváděny čtecí impulsy? Jak lze zjistit aktuální stav paměti FIFO? Cyklus čtení a zápisu paměti SRAM. Cyklus čtení paměti EPROM, EEPROM, FLASH. Význam výstupních signálů /EF, /FF, /HF (Empty Flag, Full Flag, Half full Flag). Proč má paměť FIFO vstupní resetovací signál, co se resetuje? Kolik adresovacích vstupních signálů má paměť FIFO o organizaci 1k x 9 (např. IDT7202)? Nakreslete a popište paměťovou buňku CMOS SRAM a její připojení do paměťové matice. Nakreslete blokové schéma paměti SRAM 32k x8 z hlediska vnějšího pohledu (signály paměti) a popište je. Nakreslete časování při zápisu do paměti SRAM 62256, označte jednotlivé signály a označte časový interval, kdy se adresy a data nesmějí měnit . V čem spočívá zásadní rozdíl mezi asynchronními a synchronními pamětmi SRAM. Další okruhy: Funkce převodu ve voltmetru s dvousklonnou (dvoutaktní) integrací. Jak se volí doba integrace neznámého napětí a proč? Která doba je pevná a která se mění podle velikosti měřeného napětí? Jaká musí být polarita referenčního (normálového) napětí vzhledem k polaritě vstupního měřeného napětí? Obecné informace: Odpovědi na otázky v testu se předpokládají v rozsahu přednášek a cvičení předmětu A3B38MMP. Náplní testu je látka z přednášek a cvičení do termínu testu v rozsahu přednášek, případně příslušného textu v doporučené literatuře - textu monografie -Vedral, Fischer. Pro zopakování látky - elektronika, MOS tranzistor,.. je vhodná kniha Vobecký, Záhlava: Elektronika, vydavatelství BEN. Otázky a odpovědi v testu se předpokládají pouze v rozsahu, v jakém byla látka odpřednášena, případně odcvičena v rámci předmětu "Mikroprocesory v přístrojové technice". Předpokládají se též znalosti, které by student měl mít, pokus se věnoval práci na cvičeních a samostatně zpracovával všechny úlohy. Při návrhu obvodů se předpokládají znalosti z teorie obvodů a logických obvodů a schopnost aplikovat Ohmův zákon. Otázky jsou pro formulovány poněkud zkráceně a zjednodušeně. Některá problematika se vyskytuje v otázkách opakovaně v různých variacích. Předpokládá se, že čtenář při případných nejasnostech nahlédne do zápisků z přednášek nebo do doporučené literatury. Z uvedených příkladů otázek se bude (s jistými modifikacemi) vycházet v otázkách v testu. Pro studium je možno také využít, jak bylo prezentováno na přednáškách, vybraných katalogových listů součástek, které jsou v elektronické formě umístěny na www stránkách measure.feld.cvut.cz , na něž je také odkaz ze stránek předmětu MIP. Z hlediska studia pamětí je možno mimo přednáška též vyjít z katalogových pamětí RAM 6264, 62256, paměti EPROM 2764, 27256, paměti FLASH Atmel AT29C010, AMD AMD 28F010A, AM29F010, paměti FIFO 7202, dvoubránové paměti.
9
Pro logické obvody je možno (v případě neúčasti na přednáškách) využít katalogové listy vybraných logických obvodů HC, HCT, např. 74HCT00, 74HC00 a další materiály firmy Philips (nyní NXP) a firmy Texas Instruments. V otázkách Mikropočítač Intel 8051 představuje základní mikropočítač řady ´51(dle původního návrhu firmy Intel), obsahuje pouze 128 Byte vnitřní paměti RAM. Na něm se dokumentují základní vlastnosti procesorů celé řady ´51. Z hlediska oblastí odpovědí na otázky testu k mikropočítačům jsou všechny tyto mikropočítače shodné, s jediným rozdílem, že jsou: •
varianty skupiny 1 s vnitřní datovou pamětí DATA o kapacitě 128 Byte, základní generický typ 8051 (v provedeních AT89C51, AT89C2051)
•
varianty skupiny 2 s vnitřní datovou pamětí DATA o kapacitě 256 Byte základní generický typ 8052 (v provedeních AT89C52, AT89S8252, AT89C51RC2,)
AT89C51 má stejnou strukturu, navíc však paměť programu typu FLASH 4 kByte, AT89C52 opět vychází z 8051, obsahuje paměť programu FLASH 8 kByte, navíc dalších 128 Byte nepřímo adresovatelné paměti RAM v prostoru IDATA, navíc také čítač T2 AT89C51RC2 (používaný na cvičeních) je rozšířením AT89C52, má však větší paměť programu (Flash) o velikosti 32 kByte. AT89S8252 (používaný také na cvičeních) vychází z AT89C52, obsahuje navíc 2 kByte vnitřní paměti EEPROM. Dále obsahuje další ukazatel DPTR1, pro adresování paměti typu XDATA. Všechny tyto mikropočítače jsou pinově kompatibilní a je možno je umístit do stejné desky plošného spoje. Mají shodnou funkci řídicích signálů ( /PSEN, /RD, /WR) při komunikaci s případnou vnější pamětí programu a dat. AT89C2051 vychází z AT89C51, má však pouze 2 kByte paměti Flash a je umístěn ve 20vývodovém pouzdře, takže obsahuje pouze bránu P1, a větší část brány P3. Okruhy k testu, drobně upravená varianta v_r_14_1 (formální úpravy v typovém označení mikropočítačů 8051). Test v semestru z látky odpřednášené a cvičené do termínu testu.
10
