VYSOKÉ UENÍ TECHNICKÉ V BRN BRNO UNIVERSITY OF TECHNOLOGY

VYSOKÉ U ENÍ TECHNICKÉ V BRN BRNO UNIVERSITY OF TECHNOLOGY

FAKULTA ELEKTROTECHNIKY A KOMUNIKA NÍCH TECHNOLOGIÍ ÚSTAV AUTOMATIZACE A M ÍCÍ TECHNIKY

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION DEPARTMENT OF CONTROL AND INSTRUMENTATION

S-BUS I/O MODUL JAKO PERIFÉRIE PRO PLC SAIA S-BUS I/O MODULE AS A PERIPHERY FOR PLC SAIA

BAKALÁ SKÁ PRÁCE BACHELOR’S THESIS

AUTOR PRÁCE

VAŠKO JI Í

VEDOUCÍ PRÁCE

Ing. JAN PÁSEK, CSc.

AUTHOR

SUPERVISOR

BRNO 2010

Abstrakt Nám tem mé bakalá ské práce je návrh vstupn -výstupního modulu s digitálními vstupy a digitálními reléovými výstupy. Modul by m l být schopen komunikovat s automaty ady SAIA PCD prost ednictvím sb rnice SAIA S-Bus. Primární p edpokládané použití je v rámci inteligentních elektroinstalací budov. Úvodní pasáž práce je v nována popisu protokolu S-Bus. Další ásti jsou zam ené na charakteristiku schématu navrhnutého modulu a popis programového vybavení ídícího mikrokontroléru.

Klí ová slova: S-Bus, modul, vstup, výstup, sb rnice, mikrokontrolér

Abstract The subject of my bachelor’s thesis is a design of I/O module with digital inputs and digital relay outputs. This module is supposed to communicate with SAIA PCD controllers via SAIA S-Bus protocol. The primary purpose of the module is using as a component of intelligent building control system. The former part of the thesis contains S-Bus characteristics. The next passages are focused on a schematic design and a description of the implemented code in the microcontroller.

Key words: S-Bus, module, input, output, bus, microcontroller

VAŠKO, Ji í. S-Bus I/O modul jako periférie pro PLC Saia: bakalá ská práce. Brno: Vysoké u ení technické v Brn , Fakulta elektrotechniky a komunika ních technologií, 2010. 64s., Vedoucí práce: Ing. Pásek Jan, CSc.

„Prohlašuji, že svoji bakalá skou práci na téma S-Bus I/O modul jako periférie pro PLC Saia jsem vypracoval samostatn pod vedením vedoucího bakalá ské práce a s použitím odborné literatury a dalších informa ních zdroj , které jsou všechny citovány v práci a uvedeny v seznamu literatury na konci práce. Jako autor uvedené bakalá ské práce dále prohlašuji, že v souvislosti s vytvo ením této bakalá ské práce jsem neporušil autorská práva t etích osob, zejména jsem nezasáhl nedovoleným zp sobem do cizích autorských práv osobnostních a jsem si pln v dom následk porušení ustanovení § 11 a následujících autorského zákona . 121/2000 Sb., v etn možných trestn právních d sledk vyplývajících z ustanovení § 152 trestního zákona . 140/1961 Sb.“

V Brn dne:

………………………… podpis autora

D kuji vedoucímu semestrální práce panu Ing. Janu Páskovi, CSc. za umožn ní zpracování mnou vybraného tématu, za odbornou pomoc a cenné rady vedoucí k finální podob této práce. Dále d kuji panu doc. Dr. Ing. Miroslavu Pato kovi za odbornou konzultaci.

V Brn dne:

………………………… podpis autora

ÚSTAV AUTOMATIZACE A M ICÍ TECHNIKY Fakulta elektrotechniky a komunika ních technologií Vysoké u ení technické v Brn

OBSAH 1. ÚVOD ...............................................................................................................11 2. PROTOKOL SAIA S-BUS .............................................................................12 2.1 Základní vlastnosti ..........................................................................................12 2.2 Nejb žn jší aplikace .......................................................................................12 2.3 P ehled parametr SAIA S-Bus ......................................................................13 2.4 SAIA S-Bus ISO/OSI model ..........................................................................13 2.4.1 Fyzická vrstva...............................................................................................14 2.4.2 Linková vrstva ..............................................................................................14 2.4.3 Sí ová vrstva.................................................................................................16 2.4.4 Prezenta ní vrstva.........................................................................................17 2.4.5 Aplika ní vrstva............................................................................................18 3. SB RNICE RS-485 .........................................................................................19 3.1 Obecná charakteristika....................................................................................19 3.1.1 Sb rnice ........................................................................................................19 3.1.2 Vedení...........................................................................................................19 3.1.3 Charakteristická impedance vodi e ..............................................................20 3.1.4 Ukon ovací rezistory (Termination Resistors).............................................20 3.1.5 Maximální po et stanic.................................................................................21 3.1.6 Rezistory pro p ípad poruchy (Failsafe Bias Resistors) ...............................21 3.1.7 Logické úrovn .............................................................................................22 3.1.8 Varianty ........................................................................................................22 3.1.9 Zemn ní ........................................................................................................23 3.1.10 P ehled parametr RS-485 ..........................................................................23 3.2 RS-485 pro SAIA S-Bus .................................................................................24 3.2.1 Vedení a parametry vodi

...........................................................................24

3.2.2 Zemn ní ........................................................................................................24 3.2.3 Zakon ení vedení..........................................................................................25 4. NÁVRH MODULU .........................................................................................27 4.1 Úvod................................................................................................................27 4.2 Napájecí ást ...................................................................................................28

7


4.2.1 Úvod .............................................................................................................28 4.2.2 AC/DC m ni ...............................................................................................28 4.3

ídící mikrokontrolér ATMEGA16................................................................29

4.4 Digitální vstupy...............................................................................................30 4.5 Digitální výstupy.............................................................................................31 4.6 Komunika ní ást............................................................................................32 4.7 DPS .................................................................................................................33 4.8 3D studie pouzdra modulu ..............................................................................33 5.

ÍDÍCÍ MIKROKONTROLÉR ATMEGA16 .............................................35

5.1 Základní vlastnosti ..........................................................................................35 5.2 Programování ..................................................................................................35 5.3 Programátorský model ....................................................................................36 5.4 Popis registr ..................................................................................................37 5.4.1 Registrové pole .............................................................................................37 5.4.2 Ukazatele ......................................................................................................37 5.4.3 I/O registry....................................................................................................37 5.5 P erušení .........................................................................................................38 5.6 USART ...........................................................................................................38 5.7 Souhrn .............................................................................................................39 6. POPIS PROGRAMOVÉHO VYBAVENÍ ATMEGA16.............................40 6.1 Úvod................................................................................................................40 6.2 Nastavení propojek .........................................................................................40 6.3 Interpretace I/O/R ...........................................................................................41 6.4 inicializace mikrokontroléru, Main funkce.....................................................41 6.5 P erušení .........................................................................................................43 6.6 Formáty a zpracování S-Bus telegram ..........................................................44 7. PROGRAMÁTORSKÝ MODEL PRO PROGRAMOVÁNÍ PLC ............49 7.1 Úvod................................................................................................................49 7.2 Vstupy a výstupy.............................................................................................49 7.3 Registry ...........................................................................................................49 7.4 Provozní režimy výstup ................................................................................51

8


8. ZÁV R .............................................................................................................53 9. LITERATURA ................................................................................................54

SEZNAM OBRÁZK Obrázek 1 Aplikace protokolu ................................................................................... 12 Obrázek 2 Úsp šný p enos klient-server ................................................................... 15 Obrázek 3 Komplikovaný p enos klient-server ......................................................... 15 Obrázek 4 Popis Data módu....................................................................................... 16 Obrázek 5 Popis Paritního módu ............................................................................... 17 Obrázek 6 Popis Break módu..................................................................................... 17 Obrázek 7 Telegram................................................................................................... 18 Obrázek 8 Symetrické vedení RS-485 ....................................................................... 20 Obrázek 9 Signály v jednotlivých vodi ích ............................................................... 20 Obrázek 10 P ipojení ukon ovacích rezistor ........................................................... 21 Obrázek 11 Vedení zakon eno rezistory 54 (vlevo), 120 (vpravo) ..................... 21 Obrázek 12 Dvouvodi ová varianta RS-485 ............................................................. 23 Obrázek 13 Zemn ní stanic........................................................................................ 23 Obrázek 14 S-Bus zemn ní stanice............................................................................ 25 Obrázek 15 Struktura s odd leným potenciálem ....................................................... 25 Obrázek 16 Zakon ovací box PCD7.T160 ................................................................ 26 Obrázek 17 Principielní schéma modulu ................................................................... 27 Obrázek 18 Zapojení mikrokontroléru v modulu....................................................... 29 Obrázek 19 Zapojení digitálních vstup .................................................................... 30 Obrázek 20 Zapojení digitálních výstup .................................................................. 31 Obrázek 21 Zapojení komunikace po sb rnici RS-485 ............................................. 32 Obrázek 22 3D studie pouzdra................................................................................... 34 Obrázek 23 Popis svorek modulu .............................................................................. 34 Obrázek 24 Main funkce............................................................................................ 42 Obrázek 25 Zpracování p ijatého telegramu I ........................................................... 47 Obrázek 26 Zpracování p ijatého telegramu II .......................................................... 48 Obrázek 27 Mód Special/Zapnout-Vypnout .............................................................. 51

9


Obrázek 28 Mód Special/Vypnutí/Vypnutí1 ............................................................. 51 Obrázek 29 Mód Special/Vypnutí/Vypnutí2 ............................................................. 52

SEZNAM TABULEK Tabulka 1 ISO/OSI model pro SAIA S-Bus .............................................................. 13 Tabulka 2 Parametry RS-485 ..................................................................................... 24 Tabulka 3 Parametry AC/DC m ni e TMLM04105 ................................................. 28 Tabulka 4 Konfigurace propojek ............................................................................... 40 Tabulka 5 Interpretace I/O/R ..................................................................................... 41 Tabulka 6 Použité zdroje p erušení............................................................................ 43 Tabulka 7 Operace tení............................................................................................. 45 Tabulka 8 Operace zápisu .......................................................................................... 46 Tabulka 9 Seznam I/0 modulu ................................................................................... 49 Tabulka 10 Seznam registr modulu ......................................................................... 50 Tabulka 11 Detail Status registru............................................................................... 50

10


1.

11

ÚVOD

V sou asné dob zcela b žného použití programovatelných automat (PLC) v pr myslových provozech proniká aplikace automat i do za ízení budov. výtah , vytáp ní banáln jších spole n

i vzduchotechniky se postupem

inností jako je ovládání žaluzií

asu rozší ilo i do zcela

i sv telných zdroj . PLC tvo í

s množstvím vzdálených I/O modul , sníma

komunikujících vzájemn

ízení

a výkonových prvk

po pat i né sb rnici systém zvaný Inteligentní ízení

budov (IBC = Intelligent Building Control). Komponenty a implementovaná komunikace jsou záležitostí jednotlivých dodavatel , spole ná je však filozofie. Ke dv ma p íklad m využití této aplikace pro snížení finan ních náklad softwarová realizace spína

pat í

i p ímé ovládání stmívání zá ivek. Možnost dálkového

m ení teploty místnosti a ovládání termostatických hlavic radiátor

úst edního

vytáp ní snižují výdaje na vytáp ní prostor. Samotné ízení je ve v tšin p ípad pro pohodlí uživatel dopln no vizualizací prost ednictvím dotykového i klasického displeje technologie LCD i podobné, komunikace prost ednictvím Internetu i GSM umož uje v nep ítomnosti nastavení i monitorování daného prostoru, respektive bytu i domu. IBC nabízí uživatel m adu výhod, klade však zvýšené nároky na vývojá e a to zejména pro spolehlivost za ízení, jejich ceny a velikosti. Mým úkolem je navrhnout vzdálené za ízení – modul, komunikující prost ednictvím sb rnice S-Bus s automaty SAIA PCD. Fyzickou vrstvou zmín né komunikace je RS-485 a realizace vychází z ISO/OSI modelu. Modul bude napájený sí ovým nap tím 230VAC, pomocí spínaného zdroje bude získáno 5V. Binární výstupy budou realizovány pomocí bistabilních elektromagnetických relé, která mohou být pro speciální využití nahrazena SSR technologií polovodi ových relé. Obsažené binární vstupy budou napájené pouze z nap tí vyvedeného z modulu, s použitím vn jšího zdroje se vzhledem k aplikaci nepo ítá. Použitý mikrokontrolér musí zajistit obsluhu vstupních a výstupních sekcí a komunikaci.


2.

PROTOKOL SAIA S-BUS

2.1

ZÁKLADNÍ VLASTNOSTI

12

Komunika ní protokol S-Bus je spojen s generací programovatelných automat

SAIA PCD. Slouží k zajišt ní p ímé komunikace (point-to-point

communication), kterou lze zajistit jakýmkoliv sériovým rozhranním automat SAIA PCD. Dále se uplat uje v lokální síti typu Master/Slave, kterou zajiš uje výhradn fyzická vrstva standardu RS-485, vedená stín nou kroucenou dvojlinkou. Je možné p ipojit až 255 SAIA PCD automat , spojených po 32 stanicích do celkem 8 segment . 2.2

[1] NEJB ŽN JŠÍ APLIKACE

Protokol S-Bus byl primárn vyvinut pro RS-485 sít , použití pro p ím spojení jinými standardy sériových linek je také, jak již bylo zmín no výše, možné. Schematické znázorn ní obou variant viz Obrázek 1.

[1]

Obrázek 1 Aplikace protokolu Master stanice m že být zastoupena jakýmkoliv automatem z ady SAIA PCD i programovací jednotkou. Ovlada S-Bus je k dispozici i u n kterých SCADA systém (Wizcon, FactoryLink,...), což umož uje t mto systém m plnit roli Master. Bez opakovacích len (repeater) lze p ipojit až 32 stanic v rámci 1200 m vedení. Na dlouhé vzdálenosti lze up ednostnit použití modemu komunikujícího po telefonní lince, jenž se obvykle spojuje se stanicemi sít prost ednictvím RS-232.


13

Jsou podporovány technologie analogových telefonních linek, digitálních telefonních linek (ISDN) i mobilní sít (GSM). Prost ednictvím brány S-Bus gateway lze k Master stanici popisované sít typu Single Master/Multiple Slaves p ipojit další Master, který bude schopen komunikovat se všemi stanicemi Slave na dané síti. 2.3

[1]

P EHLED PARAMETR SAIA S-BUS

P enosová rychlost

110 – 38 400 bit/s

Start bit

1 bit

Délka

8 bit

Paritní bit

mód SM2/SS2: bez parity mód SM1/SS1: parita 1/0 mód SM0/SS0: bez parity

Stop bit

1 bit

Rychlost p enosu dat as odezev pro 9600 bps

standardní:

167 registr /s (9600 bps)

maximální:

265 registr /s (19200 bps)

1-8 vstup /výstup nebo flag :

18 ms

128 vstup /výstup nebo flag :

35 ms

1 registr:

20 ms

32 registr :

125 ms

Mechanismus detekce poruch 2.4

CRC-16-CCITT

[1]

SAIA S-BUS ISO/OSI MODEL

Protokol SAIA S-Bus vychází z ISO/OSI modelu jak ukazuje Tabulka 1. [1] aplika ní vrstva prezenta ní vrstva rela ní vrstva transportní vrstva sí ová vrstva linková vrstva

SAIA S-Bus Reduced & Full Protocol Telegramy 0- 255 Paritní mechanismus ACK/NAK synchronizace Bytová synchronizace + CRC-16-CCITT detekce poruch

fyzická vrstva

RS-485, RS-232, RS-422, 0-20 mA proud. smy ka

Tabulka 1 ISO/OSI model pro SAIA S-Bus


14

2.4.1 Fyzická vrstva 2.4.1.1 Sí Master/Slave •

sb rnice s jednou Master stanicí a více Slave stanicemi

•

Single Client/Multiple Servers

Fyzické rozhraní •

RS-485

•

stín ná kroucená dvojlinka, 2x0,5 mm2, délka maximáln 1200 m na segment

Po et stanic •

maximáln

32 na segment, celkem 255, segment

maximáln

pospojovaných pomocí opakova e SAIA PCD7.T100

8 [1]

2.4.1.2 P ímé spojení Realizováno pomocí RS-232, RS-422, proudovou smy kou 0-20 mA 2.4.2 Linková vrstva Vrchní podvrstva zajiš uje komunikaci mezi stanicí a sítí. Klient (Master stanice) zasílá serveru (Slave stanice) telegramy. Pokud dojde ke ztrát

nebo

poškození telegramu, klient neobdrží od serveru zprávu s potvrzením o p ijetí (ACK) nebo odmítavou reakci (NAK) a eká po dobu (time-out), odvozenou z p enosové rychlosti, než vyšle op tovnou žádost na server. Celkem využívá maximáln t i pokusy a v p ípad neúsp šného spojení informuje vyšší vrstvy o selhání p enosu. P íjme-li server sice nepoškozený, ale nesprávný telegram, odešle odpov

formátu

NAK. Taková situace m že nastat v p ípad pokud klient odešle telegram se žádostí o zaslání dat, které server nemá v bec k dispozici. Serverové odpov di nepot ebují p esnou specifikaci hlavi ky nebo adresovou pasáž, nebo jsou všechny ur eny pro klienta. P ípady úsp šného p enosu ukazuje Obrázek 2, komplikovan jší komunikace klient–server je znázorn na na Obrázku 3.

[1]


Obrázek 2 Úsp šný p enos klient-server

Obrázek 3 Komplikovaný p enos klient-server Hlavním úkolem spodní podvrstvy linkové vrstvy je realizace CRC-16CCITT kontrolního sou tu, který je aplikován z d vodu nep ítomnosti paritní kontroly na úrovni jednotlivých byt . 2.4.2.1 Popis algoritmu CRC-16-CCITT P enášenou informaci tvo enou jednotlivými bity lze zapsat ve tvaru polynomu, nap . 01102 odpovídá x2 + x. Metoda kontrolního sou tu CRC-16-CCITT používá klí

vyjád ený posloupností x16 + x12 + x5 + 1,

emuž odpovídá binární

ekvivalent 1 0001 0000 0010 00012. Obvykle se p i uvád ní

íselných hodnot

nezmi uje nejvyšší bit s hodnotou 1, jeho p ítomnost je jen nutná, aby klí m l specifikovanou délku. íslo „16“ figurující v názvu tedy udává aktivní délku klí e. Vybraný datový blok se kóduje manipulací s následujícími polynomy: G ( x) = x16 + x12 + x 5 + 1 … polynom klí e M ( x) = (1. bit ) × x n + (2. bit ) × x n −1 + ... + (n. bit ) × x 0 … polynom dat

(

)

CRC = zbytek [ M ( x) × x 16 / G ( x)] … algoritmus kódování pozn. n … délka dat v bitech dekrementovaná o „1“

15


16

Kódování je užíváno pro maximální délku 2048 byt (n < 6383). Výsledná kódovaná informace je obvykle vysíla em umíst na za nekódovaný datový proud, p ijíma

o ekává po adí data + CRC a provede srovnávací dešifrovací operaci.

Odhalení poškozeného vysílání je statisticky tém

jisté, obecné se však uvádí, že

metoda není odolná proti hacker m, kte í mohou modifikovat ob

dv

p ijímaného bytového streamu.

ásti [3]

2.4.3 Sí ová vrstva Služba sí ové vrstvy využívá výhod tzv. multi-drop módu , který je postaven na myšlence, že není nutné každý telegram uvozovat speciální klauzulí (Start Character). Tento mód podporuje dva typy znak : adresový a datový. Adresové znaky mají narozdíl od datových paritní bit nastavený na 1, v p ípad datových znak je tedy hodnota 0. Uvedené vlastnosti jsou typické pro Paritní mód komunikace. Detekuje-li Slave stanice adresový znak, porovná jej se svou adresou. Pokud se porovnávané adresy shodují, dochází k p ijetí datových znak

stanicí.

Neadresované stanice na data nereagují a dále monitorují et zce posílané po síti a vy kávají na adresové znaky. Adresa 255 je rezervována pro tzv. broadcast zprávy, jež jsou v podstat kontrolním mechanismem, nebo p i jejich vyslání by nem lo dojít k p ijetí žádné odpov di.

[1]

2.4.3.1 Data mód (SM2/SS2) V tomto módu za íná každý telegram speciálním znakem nazývaným FS (Frame Synchronization). Tento znak má vždy hodnotu B516 a objevuje se v telegramu pouze v rámci hlavi ky. Následuje tzv. AT znak, který obsahuje nap . informace, jedná-li se o žádost nebo odpov

. Obrázek 4 obsahuje p ehledné

schéma.

[1]

Obrázek 4 Popis Data módu


17

2.4.3.2 Paritní mód (SM1/SS1) Tento mód, jak již bylo zmín no výše, aplikuje paritní bit. Paritní bit obsahuje hodnotu 1 v p ípad adresného znaku, pro datový znak nabývá hodnotu 0.

[1]

Obrázek 5 Popis Paritního módu 2.4.3.3 Break mód SM0/SS0 Zde je v hlavi ce telegramu aplikován devítibitový tzv. Break znak. Všechny bity mají nulovou hodnotu.

[1]

Obrázek 6 Popis Break módu 2.4.4 Prezenta ní vrstva V tšina telegram má pevnou délku, není je tedy nutné ukon ovat speciálním znakem. V p ípad

telegram

s neo ekávanou délkou je implementován byte

obsahující délku hned za p íkazovou ástí (Command code). Délka telegramu je omezena na maximálních 32 registr / asova / íta

i 128 flag /vstup /výstup p i

b hu CPU. V tší délku mají n které speciální telegramy, jejich použití však není za b hu CPU možné. Pokud pomocí S-Bus sít provádíme download do automat SAIA PCD, asov optimální stahování programu o velikosti do 64 programových ádk je realizováno telegramy o 263 bytech.

[1]

2.4.4.1 P íklad S-Bus telegramu Registr 100 obsahuje hodnotu 1234510. Má být zapsán do stanice 10 v SAIA S-Bus síti. Telegram operace má tvar viz Obrázek 7, struktura telegram

se


18

principieln neliší, je jen dopln na speciálními znaky dle použitého módu sí ové vrstvy.

[1]

Obrázek 7 Telegram 2.4.5 Aplika ní vrstva 2.4.5.1 Úrove 1: Služba p enosu dat (Data transfer service) Jedná se o podmnožinu SAIA S-Bus protokolu nazývanou také tzv. Reduced protokol. Stanice Master m že zapisovat a íst data ve Slave stanici, pop ípad

íst

statut stanice Slave. Mezi data, která jsou k dispozici adíme: Vstupy, Výstupy, Flagy, Registry, asova e, íta e, Datové bloky a hodiny.

[1]

2.4.5.2 Úrove 2:Služba spoušt ní (Commissioning service) Tato úrove

podporuje kompletní SAIA S-Bus protokol (Full S-Bus),

programovací jednotka (PGU) m že být využita k ovládání jakékoli Slave stanice na síti. Služba spoušt ní je n kdy taktéž nazývána S-Bus PGU. Slave stanice m že být naprogramována i spoušt na p ístupem po ve ejné telefonní síti i jinými metodami dálkového p ístupu.

[1]


3.

SB RNICE RS-485

3.1

OBECNÁ CHARAKTERISTIKA

19

3.1.1 Sb rnice RS-485 specifikace daná p edpisem TIA/EIA-485-A p edstavuje jisté doporu ení pro realizaci sb rnice. RS-485 obecn

p enáší digitální signál

s dosažitelnou rychlostí p enosu až 10 Mbps, teoretická vzdálenost vedení bez použití opakovacích

len

(repeater) odpovídá 1000 m, v n které literatu e je

zmi ováno 1200 m.

[4]

3.1.2 Vedení RS-485 využívá tzv. symetrického vedení (Obrázek 8). P enos probíhá po dvou vodi ích na vzájemn r zných potenciálech od zem . Jak už vypovídá z názvu, signál na jednom vodi i je negací signálu druhého vodi e (Obrázek 9). Fyzicky je toto dvouvodi ové vedení ešeno jako navzájem navinutá dvojice drát stejné délky, jinak nazývaná tzv. kroucený pár (twisted pair), dopln ná o stín ní. D vodem použití tohoto druhu vodi

je možnost eliminovat elektromagnetické rušení (dále EMI =

Electromagnetic Interference). Kombinace vysokofrekven ního p enosového signálu a dlouhého p enosového vedení m že zp sobovat emisi tzv. vyza ované EMI (radiated EMI). Kroucený pár redukuje ú inek t chto d j , p enášené signály jednotlivých vodi

jsou vzájemn symetrické a podobný princip platí i u EMI

signál , vyza ované EMI signály se vzájemn vyruší. Existence tzv. naindukovaného EMI (received EMI) je v RS-485 vedení zp sobena rušivými signály okolí. Architektura krouceného páru zp sobuje skute nost, že signál indukovaný do obou vodi

je stejný. P ijíma e na RS-485 jsou koncipovány tak, aby vyhodnocovaly

signál, který je na obou vodi ích vzájemn symetrický (tzv. rozdílové p ijíma e), což indukované EMI vy azuje jako nositele informace.

[4]


20

3.1.3 Charakteristická impedance vodi e Vzhledem k použití ur itého materiálu vodi , izolací a stín ní, lze p edpokládat, že vedení má ur itou charakteristickou impedanci. Specifikace RS-485 doporu uje hodnotu 120 .

[4]

Obrázek 8 Symetrické vedení RS-485

Obrázek 9 Signály v jednotlivých vodi ích 3.1.4 Ukon ovací rezistory (Termination Resistors) Z d vodu možných odraz

je nutné použité vedení p izp sobit. Na obou

koncích vedení jsou zapojeny tzv. ukon ovací rezistory (Obrázek 10), jejichž velikost odpovídá ideáln charakteristické impedanci vedení, obvykle tedy 120 . P ipojení rezistoru pouze na jednom konci vedení je p ípustné pouze v jednom specifickém p ípad , kdy je v síti p ítomen vysíla umíst ný p ímo na jednom konci vedení, nebo se p edpokládá, že signál poputuje jen sm rem od tohoto zdroje.


Obrázek 11 ukazuje impedan n

vhodn

21

nep izp sobené vedení a vedení

p izp sobené.

[4]

Obrázek 10 P ipojení ukon ovacích rezistor

Obrázek 11 Vedení zakon eno rezistory 54

(vlevo), 120

(vpravo)

3.1.5 Maximální po et stanic Nejjednodušší varianta RS-485 sít obsahuje jeden vysíla a jeden p ijíma . P estože se toho v mnoha aplikacích využívá, RS-485 p edstavuje hlavní výhodu v použití v tšího po tu p ijíma

a vysíla

neboli stanic na jednom krouceném páru.

Maximální po et stanic závisí na tom, v jaké mí e jednotliv zat žují sb rnici. V ideálním p ípad

mají všechny p ijíma e (receivers) a neaktivní vysíla e

(transmitters) nekone nou impedanci a nezat žují sb rnici prakticky žádnou m rou. Ve skute nosti se však zatížení t mito leny vyskytuje. Pro analýzu po tu stanic a návrh RS-485 sb rnicí byla zavedena tzv. zat žovací jednotka (unit load). Všechna p ipojená za ízení by m la být charakterizována touto hodnotou. Pro jeden kroucený pár, s charakteristickou impedancí 120 , je dovoleno p ipojit maximální množství 32 zat žovacích jednotek, což kup íkladu odpovídá 32 za ízením MAX3485.

[4]

3.1.6 Rezistory pro p ípad poruchy (Failsafe Bias Resistors) Pokud je rozdílové nap tí na vstupu p ijíma e v rozmezí ±200mV, výstup p ijíma e je nelegitimní. Existují ty i nej ast jší p í iny:


-

všechny vysíla e na sb rnici jsou vypnuté

-

p ijíma není p ipojený vodi i ke sb rnici

-

vedení je otev eno

-

vedení je zkratováno

22

Rezistory pro p ípad poruchy se využívají k udržení výstupu p ijíma e na ur ité pravdivostní hodnot v p ípad , že nastala jedna z výše definovaných situací. Ošet ení je provedeno p ipojením pull-up rezistoru na neinvertující vodi a pulldown rezistoru na invertující vodi .

[4]

3.1.7 Logické úrovn Dle standartu TIA/EIA-485-A je ozna en neinvertující vodi (vyšší poteciál) jako „B“, invertující vodi

jako „A“. Rozdílové nap tí VA - VB < 200 mV je

vyhodnocováno jako log. 1., je-li VA - VB>+200 mV, odpovídá hodnot log. 0. 3.1.8 Varianty Sí

RS-485 m že být koncipována ve dvouvodi ové nebo

variant . V p ípad

použití dvou vodi

(Obrázek 12) jsou vysíla

ty vodi ové a p ijíma

p ipojeny na tentýž kroucený pár, jedná se o komunikaci ve stylu tzv. Half duplex, tj. stanice nem že zárove

vysílat a p ijímat.

p ipojený k vysíla i Master stanice a zárove

ty vodi ové vedení má jeden pár k p ijíma m všech Slave stanicí,

druhý pár tvo í spojení mezi p ijíma em Master stanice a vysíla i všech Slave stanic v síti. V obou zmín ných variantách mají stanice identickou adresu a v rámci sít komunikují nezávisle, ovšem pouze jedno za ízení m že v okamžiku p istupovat na sí , z ehož vyplývá, že ostatní stanice se musí nacházet ve stavu vysoké impedance, pokud nejsou práv využívány. Obslužný RS-485 hardware tuto funkci v n kterých p ípadech vykonává automaticky, pop ípad

je nutné tuto záležitost ošet it

softwarov . Dochází však k prodlev mezi vysíláním dat a nastavením stanice do stavu vysoké impedance, b hem které se na síti nemohou vyskytovat žádná vysílání, jedná se o dobu cca 1ms p i p enosové rychlosti 9600 bps.

[16]


23

Obrázek 12 Dvouvodi ová varianta RS-485 3.1.9 Zemn ní Obrázek 13 ukazuje doporu ený zp sob zemn ní stanic sít . Stanice jsou p ipojeny p ímo k logické zemi. Mezi kostru stanice a logickou zem je vložen rezistor 100 . Stín ní, které na Obrázek 13 propojuje logické zem dvou stanic, je bezprost edn

u p ípojného místa stanic p ipojeno p es rezistor 100 . Pokud

výrobce stanic neur í jinak, je toto pravidlo standardn využíváno.

[4]

Obrázek 13 Zemn ní stanic 3.1.10 P ehled parametr RS-485 Tabulka 2 p edstavuje základní parametry RS-485.

[16]


Po et stanic Mód Topologie Délka vedení (bez opakova e) P enosová rychlost (12 m) P enosová rychlost (1200 m) Vstupní odpor p ijíma e Odpor vysíla e Citlivost p ijíma e Vstup p ijíma e Výstup vysíla e Minimální výstup vysíla e

24

32 half-duplex multipoint až 1200 m až 35 Mbs 100 kbs 12 k 54 ±200 mV -7..12 V -7..12 V ±1,5 V

Tabulka 2 Parametry RS-485 3.2

RS-485 PRO SAIA S-BUS

3.2.1 Vedení a parametry vodi Fyzická vrstva S-Bus vychází tém

kompletn z RS-485 standardu, využívá

stín né kroucené dvojlinky v p edepsaném pr ezu 0,75 mm2. Charakteristická impedance vodi e by se m la pohybovat v rozmezí 100 až 130 , kapacita by nem la p esahovat 100 pF/m. Celková délka segmentu sít je závislá na p enosové rychlosti po lince, v normálních podmínkách je uvád na délka 1200 m pro p enosovou rychlost 93,75 kbs bez použití opakova e. Maximální po et segment

sít

je 8 po 32

stanicích, mezi segmenty je nutné použít opakova e PCD7.T100. Z Master/Slave filozofie vychází možnost pevného íslování stanic v rozsahu 0..254. Je nutné brát na v domí, že opakova e vystupují v síti jako neo íslované stanice, tudíž se celkový po et ú astník , aby sí spolehliv fungovala., snižuje o po et t chto za ízení.

[2]

3.2.2 Zemn ní Stín ní kabelu musí být p ipojeno k ochranné zemi PGND na každé stanici (viz Obrázek 14). Uvnit stanice by m la být propojena signálová zem SGND a ochranná zem PGND p ímo, nebo v p ípad neuzemn né instalace p es odpor 100

.

Strukturu sít lze pojmout jako variantu s vázanými i naopak odd lenými potenciály. V p ípad prvním jsou všechny stanice uzemn ny p es jeden vodi ,


25

neexistuje potenciálový rozdíl. Stín ní každého úseku vedení musí být propojeno se zemí PGND stanice a p ipojeno na zemnící vodi v jednom geometrickém uzlu. Minimální pr ez zemnící vodi e odpovídá hodnot

5 mm2. Pokud nelze

z technických i ekonomických d vod vést zemnící vodi podél RS-485 vedení, m že být realizována tato varianta pouze na ur itých segmentech sít s použitím galvanického odd lení mezi segmenty.

[2]

Obrázek 14 S-Bus zemn ní stanice Ve struktu e s odd lenými potenciály m že být od sít galvanicky odd len nejen segment sít , ale i jednotlivé stanice samostatn . Stín ní sb rnicového vedení musí být uzemn no pouze na jedné stran segmentu (Obrázek 15). Galvanické odd lení

je

provád no

pomocí

opakova

PCD7.T100,

optoelektronické prvky.

obsahujících [2]

Obrázek 15 Struktura s odd leným potenciálem Obrázek 15 dále ukazuje p ipojení zakon ovacího boxu (T), opakova e (Repeater), jehož šrafování ozna uje nastavení p izp sobení vedení ze strany 1. Segmentu i 2. Segmentu.

[2]

3.2.3 Zakon ení vedení Vedení je nutno na konci impedan n p izp sobit pro eliminaci odraz . Obvykle se tento úkon provádí p ímo ve stanicích nebo pomocí speciálního


zakon ovacího boxu PCD7.T160. Blokové schéma ukon ovacího

26

lenu je na

Obrázku 16. Nastavovací odpory jsou zde ve vzájemném paralelním zapojení a jsou p ipojovány pomocí jumper SW2 a SW3. Tovární nastavení a b žn používaná hodnota je 150 , což odpovídá p ipojení všech t í odpor 680 , 270

a 680 .

Hodnota zakon ovacího odporu je pak ur ena paralelním azením A) série pull-up a pull-down rezistor (obvykle 330 ) a B) odporem 150 , což odpovídá kone ným 122 .

[2]

Obrázek 16 Zakon ovací box PCD7.T160


4.

NÁVRH MODULU

4.1

ÚVOD

Samotný návrh je pojat tak, aby mohl interpretovat možnosti komunikace prost ednictvím výše zmín né sb rnice. Konfigurace za ízení, tj. po et I/O a napájení, m že být tedy jistými modifikacemi p izp sobena budoucí aplikaci. Zmín nou záležitostí je i jeho primární ú el v rámci Inteligentní elektroinstalace budov, což znamená i požadavky na rozm ry. V následujících podkapitolách bude popsáno schéma návrhu a provedena charakteristika hlavních funk ních celk za ízení. Pro komplexnost byl dále vytvo en model plastového pouzdra modulu. Návrh modulu (dále jen Návrh) obsahuje 2 galvanicky odd lené binární vstupy a výstupy realizované pomocí bistabilních relé. Zvolené napájecí nap tí 230 VAC je za použití AC/DC p evodníku konvertováno na 5 VDC. Použitý mikrokontrolér ATMEGA16 spl uje požadavky pro požadovaný po et I/O pin , pam

a výpo etní výkon. Na Obrázku 17 jsou schematicky znázorn ny roz len né

funk ní celky, možnosti ovládání digitálních vstup

a p edpokládaná aplikace

digitálních reléových výstup .

Obrázek 17 Principielní schéma modulu

27


4.2

28

NAPÁJECÍ ÁST

4.2.1 Úvod Po zjišt ní p ibližného p íkonu celého za ízení, který iní v p ípad soub žné operace s ob ma relé p ibližn 1,3 W, bylo p istoupeno k výb ru napájecího zdroje. Cílem bylo dosáhnout co nejv tší ú innosti za ízení a eliminovat spot ebu elektrické energie na minimum. Po áte ní myšlenkou byl návrh bez-transformátorového zdroje 230 V na 5V s užitím kapacitního d li e a stabilizátoru nap tí. Experimentální pokusy však prokázaly malou tvrdost zdroje ili omezený výstupní výkon, což spolu se ztrátami p i b hu naprázdno prokázalo nevhodnost ešení. Realizovat napájecí ást stavbou spínaného zdroje by p edstavovalo jistá úskalí p edevším ve spolehlivosti a rozm rech za ízení, p istoupeno bylo tedy k alternativ využit AC/DC m ni . 4.2.2 AC/DC m ni M ni e nap tí dodávaná na trh renomovanými výrobci nabízejí krom primárního ú elu konvertování nap tí i ochranu proti p etížení a zkratu výstupu. Obvykle jsou vybaveny širším rozsahem vstupního nap tí. Výrobce m ni e musí spl ovat normy dle EN 55022 pro rušení EMI do sít . Pro napájení modulu byl vybrán m ni

z

ady TMLM výrobce

TRACOPOWER s ozna ením TMLM04105. Tabulka 3 obsahuje základní specifikaci tohoto za ízení. Vstupní nap tí Vstupní frekvence Externí vstupní pojistka Výstupní nap tí Výstupní výkon P esnost výstupního nap tí Minimální zát ž Šum (pásmo 20 MHz ) Ochrana proti zkratu Ú innost Frekvence spínání as náb hu Rozm ry (délka x ší ka x výška)

[12] univerzální 90–264 VAC 47–440 Hz 1,5 A 5 VDC max. 4 W ±2% 0% < 100mV s automatickým obnovením 75% 130 kHz 15 ms 36,5 x 27,0x 17,1 (+ 4,0 pin) mm

Tabulka 3 Parametry AC/DC m ni e TMLM04105


4.3

29

ÍDÍCÍ MIKROKONTROLÉR ATMEGA16

Resetování v log. 0 zajiš uje zapojení diody D11, rezistoru R1 a keramického kondenzátoru C4. Nutnost použití externího watchdogu pro kontrolu nap tí byla eliminována nastavením propojky BODEN v mikrokontroléru, tj. aktivací vnit ní kontroly napájecího nap tí. P i poklesu nap tí pod 4 V se aktivuje reset. Krystalový rezonátor Q1 je p ipojen k pin m XTAL1, XTAL2, zapojení obsahuje dále blokovací kondenzátory C12, C13 s hodnotami 12 pF. Kmito et krystalu má speciální hodnotu, aby mohl sloužit jako zdroj hodin pro USART jednotku. LED dioda D17 spole n s rezistorem R2 je p ipojena k výstupu na pinu PB5, slouží k signalizaci poruchy. Mikrokontrolér p istupuje na sb rnici RS-485 prost ednictvím obvodu MAX3082, s nímž je propojen pomocí USART rozhraní (piny TXD, RXD). Pomocí pinu PB5 je zprost edkován obvodu MAX3082 sm r komunikace RS-485. Piny portu B (PB1-PB0) a portu C (PC7-PC0) jsou využity jako vstupy k na tení adresy modulu. Obsluha nastavuje adresy pomocí BCD p epína (viz P íloha 1).

S3-S1

[6], [9], [10], [11]

Obrázek 18 Zapojení mikrokontroléru v modulu Ovládání relé probíhá prost ednictvím portu A (PA3-PA0), který je propojen s obvodem ULN2803 (IC5). Jedná se o pole Darlingtonových zapojení tranzistor s otev eným kolektorem, integrovány jsou ochranné diody proti induk ní zát ži.


Piny PA6, PA7, nastavené jako vstupní, slouží k p ipojení obvod digitálních vstup , tj. signál IN1, IN2. 4.4

DIGITÁLNÍ VSTUPY

P i konstrukci modulu není p edpokládáno vn jší napájení digitálních vstup . Svorkovnice SIGNAL obsahuje svorky 9 a 10, na které je p es odpory R10 a R11 p ivedeno nap tí 5 VDC. P ítomnost odpor zapojení. Celkový po et vstup

zabra uje zkratu p i nesprávném

m že být modifikován, ale pro b žné použití

v budovách posta ují dva vstupy. Svorka 8 respektive 7 svorkovnice SIGNAL slouží jako p ípojná místa pro vstup I1 respektive I2. Obvody vstup se principieln neliší, proto bude princip zapojení popsán na vstupu I1 (signál IN1) (Obrázek 19). Odpor R18 a C10 tvo í vstupní filtr. Rezistor R19 slouží k udržení diody opto lenu U2 na zemi v p ípad log.0. Na pozici diody D21 je mnohdy využívána Zenerova dioda v záv rném sm ru, ovšem pro použité nap tí 5 VDC by p íliš zužila pásmo log.1, proto byla použita klasická usm r ovací dioda; log.1 je tak vyhodnocena pro nap tí > 3,5 V. Galvanické odd lení pomocí opto lenu U2 je dopln no o protizákmitové zapojení rezistor R13, R14, kondenzátoru C18 a Schmidtova klopného obvodu IC6A-B. Toto zapojení je standardn využíváno pro p ipojení tla ítek k mikrokontroléru. [7], [13]

Obrázek 19 Zapojení digitálních vstup

30


4.5

31

DIGITÁLNÍ VÝSTUPY

Digitální výstupy by m ly sloužit ke spínání (vypnutí-zapnutí) silového vedení v budovách, tj. nap . osv tlení, ventilace apod. Intenzita spínání t chto sou ástí infrastruktury umož uje použití elektromechanických prvk , tj. relé. Pro v tší frekvence by byla alternativou aplikace elektronických polovodi ových relé SSR technologie, což ovšem není v tomto p ípad

požadavkem. Srovnání

elektromechanických a elektronických relé, jejich klady a zápory, by mohlo být nám tem samostatné kapitoly. Z ekonomického hlediska jsou nap . SSR výrazn dražší.

[14],[15] Z d vodu snížení celkového p íkonu modulu byla zvolena bistabilní relé ady

RT2 od výrobce SCHRACK. Použitá relé RT424F05 mají celkem dv vinutí , tzv. setovací, pro sepnutí, a tzv. resetovací, pro rozepnutí. Pro ovládání sta í p ivést na jedno z vinutí puls o nap tí 5 VDC po dobu cca 30 ms, p íkon vinutí odpovídá hodnot cca 600 mW. Dva p epínací kontakty jsou ur eny pro spínání 8 A/250 VAC, schéma na Obrázku 20 ukazuje paralelní azení t chto kontakt 16 A/250 VAC.

pro sepnutí až [14]

Relé K1 (výstup O1) a K2 (výstup O2) jsou zapojena v kolektoru tranzistor z obvodu ULN2803A (IC5), viz P íloha 1. Diody D3, D4, D14 a D16 slouží k ochran proti nap ovým špi kám p i p echodových d jích.

Obrázek 20 Zapojení digitálních výstup


4.6

32

KOMUNIKA NÍ ÁST

Jelikož je fyzické zapojení sb rnice provedeno smy kováním, jsou na svorkovnici SIGNAL vytvo eny dv funk n totožné trojice svorek: svorky 1-3 a svorky 4-6. K popisu nám sta í jedna z nich. Svorka 1, která slouží k p ipojení stín ní vedení SH, je propojena s p ístrojovou zemí GND. Pro p ipojení signálového vodi e o nižším potenciálu RX-TX slouží svorka 2. Vodi s vyšším potenciálem /RX-/TX je p ipojen na svorku 3. Je-li modul p ipojen v rámci sít jako koncová stanice, je možné pomocí spojení pár na jumperu JP1 p ipojit sestavu ukon ovacích rezistor R7, R8, R9. Sestava diod D1, D8-D10, D12 spole n s transilem D15 zajiš uje p ep ovou ochranu stanice p i poruše na sb rnici. Chrání oba signálové vodi e proti zemi GND i proti p ep tí mezi signálovými vodi i. Rezistory R6, R12 jsou podélné ochranné impedance. Obrázek 21 ukazuje schéma. Obvod MAX3082 obsahuje jeden vysíla a jeden p ijíma pro half-duplex komunikaci na RS-485/RS-422 rozhraní. Dále pomocí vnit ních obvod zajiš uje log.1 na p ijíma i pro p ípady, kdy jsou vstupy p ijíma e zkratovány i rozpojeny, nebo jsou všechny vysíla e na lince ke stavu vysoké impedance. Vysíla je upraven tak, aby minimalizoval EMI a eliminoval odrazy zp sobené nevhodn zakon enými vodi i. Maximální p enosová rychlost odpovídá 115 kbps. P ijíma

stanice

MAX3082 p edstavuje pro linku 1/8 zat žovací jednotky, což p ipouští až 256 za ízení na síti. Typická spot eba za ízení je ve stavu neaktivního vysíla e okolo 375 A.

[11]

Obrázek 21 Zapojení komunikace po sb rnici RS-485


4.7

DPS

Z d vodu požadavku zachování co nejv tší možné miniaturizace modulu, bylo p ikro eno k použití SMD sou ástek. Rezistory a kondenzátory jsou vybírány z velikostní ady 0805, respektive 2512. Integrované obvody s výjimkou opto lenu U2 mají taktéž SMD pouzdro, souhrnný seznam použitých sou ástek je umíst n (viz P íloha 4). Rozložení sou ástek a spoj

je provedeno na celkem

ty ech deskách.

Prostorové uspo ádání desek ukazuje P íloha 7. Všimnout si lze desek 3 a 4, jež obsahují spoje propojující desku 1 a 2. Tyto navzájem kolmé desky zárove dodávají sestav mechanickou pevnost. Desky plošných spoj dopln né okótovanými rozm ry jsou umíst ny (viz P íloha 2), osazovací nákresy jsou dopln ny (viz P íloha 3). Soubory aplikace EAGLE jsou p iloženy (viz ELEKTRONICKÁ P ÍLOHA). 4.8

3D STUDIE POUZDRA MODULU

Z ekonomického hlediska je levn jší variantou vložit elektroniku za ízení do výrobci nabízených pouzder, nap . existuje standardizace pouzder na DIN lištu. Požadavek na minimalizaci vyplývá z pot eby umíst ní modulu za p ístrojovou ást, tj. vypína em, p epína em, apod., krabice pod omítku, což se v konfiguraci modulu s dv ma reléovými výstupy da í splnit pro krabici KUH 1 (P íloha 8). Pouzdra nabízená na trhu nemají pat i né rozm ry, proto bylo p istoupeno k vytvo ení vlastního ešení (viz Obrázek 22). Pomocí aplikace AutoCAD 2009 (viz ELEKTRONICKÁ P ÍLOHA) na základ

rozm r

DPS byl pomocí 3D modelování vytvo en model plastového

pouzdra (viz P íloha 6), dopln n o kótovaný výkres se základními rozm ry (viz P íloha 5). Daná studie není detailním podkladem pro p ímou výrobu, to by vyžadovalo odbornou korekci. Jak je patrno z obrázku rozloženého pouzdra (viz P íloha 6), pouzdro se kompletuje složením dvou šedých ástí ze samozhášivého plastu a ví ka ze speciálního plexiskla. Pr hledné ví ko umož uje viditelnost na adresové BCD p epína e a ERROR LED diodu pro interpretaci poruchy. Zkompletovaná sestava jednotlivých desek plošných spoj lze do jedné z šedých ástí vložit a druhou ást pomocí kónických kolí k p icvaknout, ví ko by mohlo být

33


zacvaknuto za kontakty umíst né po obvodu. P edpokládané krytí zkompletovaného modulu odpovídá hodnot IP50.

Obrázek 22 3D studie pouzdra Pro p ehledné vysv tlení funkce bylo vytvo eno schéma (viz Obrázek 23), jež p ehledn shrnuje charakteristiku popsanou v rámci p edchozích podkapitol. Krom popisu jednotlivých svorek je zde dopln n i p íklad zapojení modulu k napájení, využití výstup a zapojení na vstupních svorkách.

Obrázek 23 Popis svorek modulu

34


5. 5.1

35

ÍDÍCÍ MIKROKONTROLÉR ATMEGA16 ZÁKLADNÍ VLASTNOSTI

Tento 8-bitový mikrokontrolér, založený na architektu e ATMEL AVR RISC, provádí výkonné instrukce v period

jednoho hodinového cyklu. Pracuje

s hodinovým kmito tem 0-16 MHz , což umož uje výkon až 16 milión instrukcí za sekundu. Dále obsahuje registrové pole 32 8-bitových registr , které jsou obecn použitelné, obvykle se stávají operandy instrukcí. Mikrokontrolér dále nabízí ty i 8bitové I/O porty s integrovanými pull-up rezistory, dva 8-bitové íta e/ asova e Timer0, Timer2 a 16-bitový

íta / asova

Timer1. Flash pam

programu má

velikost 16 kB a umož uje provést 1000 p eprogramovacích cykl . Datová pam typu RAM s velikostí 1 kB a datová pam

typu E2PROM s kapacitou 512 B

kompletují pam ové prostory. Flash a E2PROM jsou programovatelné pomocí sériového rozhranní SPI (Serial Peripheral Interface) i rozhranní JTAG (Joint Test Action Group) pro podporu lad ní p ímo na ipu. Mimo výše zmín ných rozhranní jsou k dispozici komunika ní jednotky pro USART a I2C. Pro zpracování analogových signál

umož uje mikrokontrolér manipulovat s 10-bitovým A/D

p evodníkem a analogovým komparátorem. Zabudovaný RC oscilátor, p i jehož použití odpadá nutnost p ipojení vn jšího zdroje hodinového signálu i krystalu, je nastavitelný pomocí d li ky na kmito ty 1, 2, 4 a 8 MHz. AVR architektura p edstavuje propojení registrového pole s aritmetickologickou jednotkou (ALU), což umož uje p ístup k operandu, vykonání operace a op tovné uložení výsledku do pole b hem jednoho strojového cyklu, respektive hodinového cyklu. Dalším faktorem zvyšujícím výpo etní výkon je aplikace jednotné délky instrukce, p i emž v tšina instrukcí má délku 16 bit obsahující typ operace a informace o použitých operandech. 5.2

[6]

PROGRAMOVÁNÍ

Mikrokontrolér ATMEGA16 je vybaven šesti zámky, jejichž kombinace nastavení ur uje mj. možnosti blokování zápisu do obou pam tí i znemožn ní tení


36

nahraného programu. Dále disponuje dv ma byty tzv. Fuse Bits (= propojek), které slouží k nastavení startovacích procedur, zdroje hodinového signálu apod. 3-bytová signatura obsahuje údaje výrobce o programovaném

ipu, tj. první byte

charakterizuje ATMEL hodnotou 0x1E, velikost Flash pam ti 0x94 udává druhý byte, poslední byte popisuje použitý typ mikrokontroléru 0x03. Jak již bylo výše zmín no, mikrokontrolér lze programovat klasickým zp sobem (paraleln ), nebo pomocí kanálu SPI

i JTAG. Sériový download

prost ednictvím SPI umož uje programování p ímo v aplika ní desce. Programová i datová pam

m že být programována p i log.0 na vstupu neg. RESET, sériové

rozhraní je p ipojeno na piny PB5-PB7 (MOSI - výstup, MISO - vstup, SCK hodiny), pro realizaci sériového downloadu existuje instruk ní soubor. Povolení programování je podmín no výše již p edstaveným stavem resetovacího vstupu, jedná se o zcela první instrukci. Další instrukce jsou vymazání pam tí Flash a E2PROM, tení z E2PROM na ur enou adresu, zápis do E2PROM na ur enou adresu, zápis zámku a tení signatury.

tení kódu probíhá obdobn jako nahrání

programu, tyto 4-bytové instrukce jsou p ehledn popsány v datasheetu. Rozhraní JTAG umož uje programování obou typ

pam tí, propojek i

zámk , spole n s lad ním aplikace p ímo na ipu prost edím AVR Studio. Nabízí dále možnost snímání stavu vstup a výstup a umož uje debuggeru p ístup do programovatelných pam tí, RAM, k registrovému poli, periferním jednotkám i programovému íta i. Boot loader umož uje samotnému procesoru zavést nebo p e íst programový kód. Boot loader sekce je jednou ze dvou ástí Flash pam ti, p i emž druhá ást nazývaná aplika ní obsahuje programový kód. 5.3

[6]

PROGRAMÁTORSKÝ MODEL

ada AVR mikrokontrolér používá harvardskou filozofii, která se vyzna uje odd leným pam ovým prostorem pro program a data. ATMEGA16 obsahuje pouze vnit ní pam ti: zmín né Flash, RAM a E2PROM. Programová Flash pam

je rozd lena na 8192 16-bitových pam ových

jednotek, její adresace je 0x0000-0x1FFF, celková velikost odpovídá 16kB.


Datová pam

37

je typu SRAM (Static RAM). Tvo í ji registrové pole na adrese

0x0000-0x001F, 64 I/O registr v rozmezí adres 0x0020-0x005F. Zbytek SRAM je pam

s libovolným ú elem použití na adrese 0x0060-0x045F. E2PROM (= EEPROM = Electrically Erasable Programmable ROM) pam

je nonvolativního typu tj. udržuje sv j obsah i p i odpojeném napájení. využívána pro uložení nastavení za ízení. 5.4

asto je [6]

POPIS REGISTR

5.4.1 Registrové pole Jedná se o komplex 32 registr 8-bitové délky, operace s t mito registry probíhá v ALU b hem jednoho strojového cyklu. Lze k nim p istupovat pomocí ozna ení R0 až R31, což zprost edkovává rychlejší p ístup. Použití adresy pak umož uje manipulaci jako v p ípad pam ti.

[6]

5.4.2 Ukazatele Posledních 6 registr registrového pole lze užít jako 16-bitové ukazatele p i nep ímém adresování. K dispozici jsou ukazatelé X, Y, Z (R26, R27; R28, R29; R30, R31). Pokud používáme ukazatel p i nep ímém adresování, ukládáme tak adresu n jaké pam ové bu ky do registru neboli ukazatele. Pohyb na sousední pam ovou bu ku lze provést inkrementací nebo dekrementací ukazatele, podobn i pro p esun nap ových blok lze využít ukazatele. Modifikace uložené adresy prob hne b hem vykonání instrukce, tudíž není zapot ebí dalšího hodinového pulsu.

[6]

5.4.3 I/O registry Slouží k ízení jádra a integrovaných periférií, jejich celkem 64 a jsou pevnou sou ástí datové pam ti. Stavový registr SREG obsahuje p íznaky, jež charakterizují stav mikrokontroléru po vykonání instrukce. D ležitým registrem je ukazatel vrcholu zásobníku SP (Stack Pointer), který se fyzicky skládá ze dvou registr SPH a SPL. Používané nastavení hodnoty ukazuje obvykle na poslední bu ku v 1 kB pam ti RAM, p i zápisu na zásobník se dekrementuje hodnota ukazatele o bu ku zásobníku, p i vyjmutí údaje se inkrementuje.

[6]


5.5

38

P ERUŠENÍ

Použití p erušení je v tšinou spojeno s manipulací periferiemi, tj. A/D p evodníkem,

SPI

kanálem,

íta em/ asova em,

atd.

P erušení

je

reakce

probíhajícího programu na vn jší podn t, vyžaduje jistou rutinu obsluhy p erušení. Po návratu z obsluhy p erušení program dále pokra uje v b hu. Veškerá p erušení se povolují pomocí specifických bit v registru SREG. ATMEGA16 umož uje použít r zné druhy p erušení, vyskytují se v pam ti programu na adresách 0x0000-0x0028. 16-bitové bu ky v tomto prostoru obsahují místo p esn na jednu instrukci, což neposta uje zápisu celé rutiny, fyzicky leží n kde v programové pam ti. 5.6

[6]

USART

ATMEGA16

obsahuje

kanál

USART

(Universal

Synchronous

and

Asynchronous serial Receiver and Transmitter), což je prost edek pro sériovou komunikaci, v tomto p ípad mezi mikrokontrolérem a jednotkou MAX3082 pro komunikaci po sb rnici RS-485. USART poskytuje pln duplexní, synchronní režim s možností Master/Slave uspo ádání

i asynchronní režim. Možnost nastavení

p enosové rychlosti a ší ky p enášeného rámce 5-9 bit + 1-2 STOP bit . Lze provést i výb r parity. Kanál dále obsahuje ošet ení zákmit

datových bit

a detekci

falešného START bitu. Základní ásti USART jednotky: • Generátor hodin • Vysíla • P ijíma Generátor hodin vytvá í vn jší hodinový vstup pro synchronní režim b hu. Pomocí 16-bitového registru UBRR je nastavena p enosová rychlost pro asynchronní mód. Výpo et p enosové frekvence pro normální asynchronní režim dle: p enosová rychlost

=

f oscilátoru 16 ⋅ (UBRR + 1)

(1)

Vysíla se skládá z n kolika ástí. Zapisovací buffer, jenž zajiš uje spojitý p enos dat bez zpožd ní mezi jednotlivými rámci. Další ástí jsou sériový posuvný registr a generátor parity. Obsluhu sériových rámc provádí speciální ídící jednotka.


39

Vysílání je povoleno bitem TXEN z registru UCSRB. Jako podn t p erušení je použit p íznak TXC v registru UCSRB, který je nastaven v okamžiku úsp šného odeslání a vysílací buffer je prázdný.

[6]

P ijíma obsahuje detekci parity, posuvný registr a dvouúrov ový buffer. Jednotky pro obnovu a rekonstrukci dat jsou použity p i p íjmu asynchronních dat. P íjem je povolen nastavením p íznaku RXEN v registru UCSRB. P i úsp šném p íjmu je nastaven p íznak p erušení RXC v registru UCSRA. tení znaku je možné z registru UDR, p i emž p íznak RXC je resetován. 5.7

[6]

SOUHRN

K výb ru tohoto mikrokontroléru bylo p istoupeno z n kolika hledisek. Ve verzi SMD pouzra TQFP44 má p íjemné rozm ry pro užití tohoto druhu. Po et I/O pin posta uje s rezervou požadavk m. Integrované periférie a velikost pam ových prostor

umož ují pohodlnou aplikaci. P ítomnost interního hlída e napájecího

nap tí vylu uje nutnost externí kontroly. Architektura AVR ALU jednotky a p ístupu do registr

umož uje p i nižších hodinových kmito tech dosahovat velkého

výpo etního výkonu, s ímž souvisí výborný pom r cena/výkon, nesrovnatelný oproti nap . ad 8051.


6.

40

POPIS PROGRAMOVÉHO VYBAVENÍ ATMEGA16

6.1

ÚVOD

ídící program pro mikrokontrolér byl vytvo en v jazyce C, p i emž jako vývojové prost edí byla použita aplikace CodeVisionAVR. V této kapitole bude popsáno hardwarové nastavení mikrokontroléru. Dále budou charakterizovány nejst žejn jší body a principy implementace operací nutných ke komunikaci, zpracování a vykonání požadavk . Celkový popis dopl uje zdrojový soubor s detailn

vypracovanými

komentá i

(viz

ELEKTRONICKÁ

P ÍLOHA).

Mikrokontrolér byl b hem vývoje programu programován pomocí SPI. 6.2

NASTAVENÍ PROPOJEK

Jak již bylo uvedeno, mikrokontrolér disponuje dv ma byty propojek (= Fuse Bits), které jsou ozna ovány jako tzv. Low Fuse (nižší byte) a tzv. High fuse (vyšší byte).

[6]

Bit

0/1

Low Fuse

7

0

BODLEVEL

6 5 4 3 2 1 0

0/1

High Fuse

1

OCDEN

Úrove detektoru výpadku napájení

Povoluje (0) lad ní na ipu

0

0

BODEN

JTAGEN

Povolení (0) detektoru výpadku nap tí

Povolení (0) JTAG rozhraní

1

0

SUT1

SPIEN

Nastavení doby startu mikrokontroléru

Povolení (0) SPI rozhraní

0

1

SUT0

CKOPT

Nastavení doby startu mikrokontroléru

Nastavení oscilátoru, spole n s CKSEL3-0

1

1

CKSEL3

EESAVE

Výb r zdroje hodin

EEPROM je zachována p i mazání ipu

1

0

CKSEL2

BOOTSZ1

Výb r zdroje hodin

Velikost boot flash pam ti

1

0

CKSEL1

BOOTSZ0

Výb r zdroje hodin

Velikost boot flash pam ti

1

1

CKSEL0

Výb r zdroje hodin

BOOTRST

Povolení (0) boot reset vektoru

Tabulka 4 Konfigurace propojek


Propojky lze programovat sériov (SPI) a p edstavují prost edek nastavení hardwarových parametr . Pojem naprogramování propojky koresponduje s hodnotou log. 0., nenaprogramovaná propojka má hodnotu log. 1. Propojky ustanovují (viz Tabulka 4), mimo jiné, jako zdroj hodinového signálu vn jší krystalový oscilátor (CKOPT, CKSEL3-0). Je aktivován hlída

napájecího nap tí (BODEN) se

srovnávací hodnotou 4,0 V (BODLEVEL). Povoleno je rozhraní JTAG a SPI (JTAGEN, SPIEN). 6.3

INTERPRETACE I/O/R

Vývojové prost edí pro programování mikrokontroléru v jazyce C umož uje vytvá et prom nné r zných datových typ . Programátorský model pro PLC (viz Kapitola 7.3 - Tabulka 10) pracuje s užitými pojmy: vstup/výstup i registr (I/O/R), apod. Tabulka 5 p ehledn ukazuje, kterak jsou I/O/R modulu implementovány v programovém kódu v jazyce C. Pro další pasáže textu je možné jména prom nných mikrokontroléru a ozna ení I/O/R zam nit. Registry mají v S-Bus telegramu formát 4-bytové informace, pro ú ely modulu vysta ují íselné informace ze dvou nejspodn jších byt , proto jsou registry implementovány v datovém typu unsigned int o velikosti 2 byty. Nová hodnota registru je p ijata za podmínky, že horní dva byty mají hodnotu 0x0000. velikost byte

umíst ní RAM

datový typ v C unsigned char R_IO

datový typ v PLC I/O 3-0

8 words

RAM

Registr 0-7

8 words

E2PROM

8 words

Flash

unsigned int E_Registr[8] unsigned int eeprom Eeprom_Registr[8] flash unsigned int Flash_Registr[8]

Registr 0-7 Registr 0-7

Poznámka Adresa I/O odpovídá po adí bitu v prom nné R_IO Adresa R odpovídá indexu v poli E_Registr Obraz registr v pam ti E2PROM P i poruše p ístupu do E2PROM , na tení do E_Registr

Tabulka 5 Interpretace I/O/R 6.4

INICIALIZACE MIKROKONTROLÉRU, MAIN FUNKCE

Mezi inicializa ní kroky pat í reset výstup a na tení adresy. V situaci, kdy je na tena adresa p esahující hodnotu 254, je modulu práv p id lena adresa 255.

41


Programátor PLC tak testovacím vysláním tzv. broadcast zprávy obdrží odpov

42

od

této stanice a bude odhaleno nesprávné nastavení adresy. Dalším krokem inicializace za ízení je na tení stavu registr z pam ti E2PROM, pokud se p ístup nepoda í, jsou na teny výchozí hodnoty (viz Kapitola 7.3 - Tabulka 10) z pam ti Flash Ostatní kroky spo ívají v nastavení ídících registr periferií mikrokontroléru, v neposlední ad

nastavení time-out watchdogu pro p ípad bloud ní programu. Povolení

globálního p erušení je posledním krokem p ed vstupem do nekone né smy ky, kde se eká na vyvolání p erušení a testuje p ítomnost poruchy pro p ípadnou signalizaci (viz Obrázek 24). START Ulozeni adresy modulu do RAM

Nastaveni I/O portu

Ulozeni priciny resetu do RAM Vypnuti nepotrebnych periferii Prepocet casu v poli Registru na pocet odcasovani T imer1 Reset releovych vystupu Nastaveni T imer0, T imer1 Odmaskovani preuseni preteceni T imer1 Nacteni adresy z BCD prepinacu

Nastaveni komunikace USART Povoleni preruseni cteni z USART

Adresa < 255

Povoleni Watchdog - timeout cca 1s Adresa = 255

+

Povoleni globalniho preruseni Nacitani hodnot z E2PROM do RAM

Nekonecna smycka

-

Porucha dle Status registru?

Nacteno?

+

Nacteni vychozich hodnot z FLASH

+ ERROR LED ON

Obrázek 24 Main funkce

ERROR LED OFF


6.5

43

P ERUŠENÍ

P erušení odpovídá reakci na vn jší podn t a dochází k n mu obvykle p i b hu programu v tzv. nekone né smy ce. P i p erušení následuje vyvolání tzv. obslužné rutiny p erušení, jedná se funkci se svým obsahem instrukcí. Po provedení obsluhy se vrací vykonávání program zp t do místa, kde byl p erušen. P i tvorb programu bylo využito n kolika zdroj p erušení (viz Tabulka 6) se azených podle priority (P) uvedené v tabulce vektor p erušení v datasheetu.

[9]

Jednotlivé zdroje p erušení se odmaskovávají zápisem log. 1 do bit v ídících registrech. Povolení p erušení p i p ete ení Timer0, respektive Timer1, se nastavuje p i azením hodnoty 0x01, respektive 0x04 do registru TIMSK.

ídící

registr USARTu UCSRB povoluje hodnotou 0x98 p íjem, odesílání je provád no p i hodnot 0x48. P 9

Funkce obsluhy p erušení interrupt [TIM1_OVF] void timer1_overflow (void)

10

interrupt [TIM0_OVF] void timer0_overflow (void)

12

interrupt [USART_RXC] void usart_receive_completed (void)

14

interrupt [USART_TXC] void usart_transmit_completed (void)

Definice p ete ení asova e Timer1 p ete ení asova e Timer0 p íjem dat z USART dokon en vysílání dat z USART dokon eno

Poznámka snímání stavu vstup , ovládání vinutí releových výstup , asování ve Special Módu výstup identifikace konce telegramu – p ete ením, p íjem znaku z USART asova resetuje p íjem znak telegramu, identifikace znak , CRC, vykonání p íkaz od Master stanice individuelní odesílání znak z fronty, po dokon ení odeslání fronty povolení p ijmu z USART, zápis dat do RAM a EEPROM

Tabulka 6 Použité zdroje p erušení Dalším nastavením USART jednotky je p enosová rychlost udaná registry UBRRH a UBRRL, tj. horní a dolní bytem slova UBRR. P enosová rychlost v bps (bauds per second) je uložena v registru 0 (viz Kapitola 7.3 - Tabulka 10). Výpo et hodnoty slova UBRR je patrný ze vzorce (2). UBRR =

f oscilátoru 16 ⋅ E_Registr[0]

− 1

(2)

asova e musí být inicializovány z po áte ního hodnotou: registr TCNT0 v p ípad Timer0, registry TCNT1H, TCNT1L pro Timer1. Hodnota asova e je inkrementována ve frekvenci odvozené od frekvence hodinového signálu upravené


p edd li kou nastavenou v TCCR0, respektive TCCR1B na hodnotu 0x05 (d lení 1024). Po áte ní hodnota Timer0 v registru TCNT0 je nastavena dle p enosové rychlosti USART. Ozna uje dobu, do jejíhož dovršení musí být stav Timer0 v registru TCNT0 obnoven na výchozí hodnotu. P ete ením Timer0 je ozna en konec telegramu, nebo v ur itém ase jednotka USART nep ijala do registru UDR znak. Timer1 je nastaven, aby k p ete ení, a zárove vyvolání p erušení, docházelo v period cca 23 ms. Funkce obsluhy p erušení provede reset watchdogu a otestuje stav logických hodnot na vstupech. Dle požadavku provede operaci (sepnutí nebo rozepnutí) s reléovými výstupy O1 a O2 buzením setovacího nebo resetovacího vinutí pulsem o ší ce jedné periody asova e Timer1. V módu Special (viz Kapitola 7.3 - Tabulka 10) Timer1 pracuje s hodnotami v globálním poli unsigned int E_Times[3], které odpovídají po tu p ete ení Timer1 v asovém rozmezí definovaném registry 4-6 (viz Kapitola 7.3 - Tabulka 10), výpo et proveden funkcí void set_times (). 6.6

FORMÁTY A ZPRACOVÁNÍ S-BUS TELEGRAM

Pro komunikaci modulu s Master stanicí je využito Data módu na úrovni sí ové vrstvy. Tento mód pracuje na principu tzv. rámcové synchronizace (= frame synchronization), tzn. telegram je uvozen tzv. synchroniza ním znakem (FS znak) o hodnot B516. Pokud se tato hodnota vyskytne jako znak v jiné ásti telegramu, je nahrazena hodnotou C50016. Znak C516. v telegramu je p eveden na C50116. Druhým znakem telegramu je tzv. charakteristický znak (= AT znak = attribute character). AT znak má hodnotu 0016 pro ozna ení telegramu od Master stanice, 0116 pro odpov s daty od slave stanice a 0216 ozna uje reakci ACK nebo NAK. Následující pasáže ukazují formáty telegramu, znaky jsou vyjád eny v hexadecimálním tvaru. Obecný formát telegramu: FS

AT

funk ní ást telegramu

CRC

ACK: <02><00><00> NAK:

44


45

<02><00><01> Vzdálené ovládání modulu je založeno na p ístupu Master stanice k I/O/R modulu. Telegram obsahuje znak pouze s jedním p íkazem p ístupu, tzn. rozdílné p íkazy jsou odeslány v odd lených telegramech. Mikrokontrolér musí p íkazy i s parametry analyzovat z telegramu, vykonat požadované operace a odeslat v daném formátu odpov

Master stanici. Pro funkci za ízení mají význam ty i p íkazy.

Formáty funk ních ástí telegram

jednotlivých p íkaz , dopln né odpov

mi a

p i azením prom nných programu mikrokontroléru, jsou uvedeny (viz Tabulka 7, Tabulka 8). P íkaz Formát C

.... porovnání s bu kou pole E_Registr[1] .................. na tení do prom nné rec_op ............. po et I/O/R pro manipulaci, prom nná rec_op_rcount .. horní byte po áte ní adresy I/O/R pro manipulaci, relevantní jen p i hodnot 0016 ... po áte ní adresa I/O/R pro manipulaci, na tena do rec_op_adress

Odpov C P íkaz Formát Odpov C

tení vstup /výstup (I/O) (Prikaz = 0516)

<StavIO> nebo NAK (telegram od Master požaduje neexistující data) <StavIO> ................. odeslání shiftované hodnoty prom nné R_IO se stavy I/O, stav I/O s adresou rec_op_adress na poloze 0. bitu tení registru (R) (Prikaz = 0616) < R.MSByte1>< R.LSByte2>< R.LSByte1> nebo NAK (telegram od Master požaduje neexistující data) ........ spodní byte žádaného registru dle adresy rec_op_adress ........ horní byte žádaného registru ....... hodnota 0016 ....... hodnota 0016 Pozn. p i odeslání hodnot více registr se kombinace t chto 4 znak adí za sebe v po adí od po áte ní adresy manipulace rec_op_adress

Tabulka 7 Operace tení Pokud chce stanice Master provést manipulaci s I/O/R, je otestována po áte ní adresa a celkový po et následujících I/O/R, se kterými bude manipulováno. Pokud je celá tato množina obsažena v množin všech I/O/R, záleží


další kroky na povaze p íkazu, v p ípad nesouladu je odeslána odpov tení jsou Master stanici odeslány jako odpov

46

NAK. P i

hodnoty požadovaných I/O/R. P i

zápisu do I/O/R modulu je testována správnost cílové adresy z množiny uvedené výše, nebo všechny R/I/O nejsou ur eny pro zápis, a porovnává se velikost íselné informace. Pokud jsou všechny cílové adresy ur eny pro zápis a všechny íselné hodnoty v povolených intervalech, je odeslána odpov

ACK a proveden zápis.

P íkaz

Zápis výstupu (O) (Prikaz = 0D16)

Formát

.......... po et znak -1 od dalšího znaku až po CRC ást telegramu, na teno do rec_op_wcount ................ po et výstup (O) k manipulaci, na teno do rec_io_wcount ........... byte na ten do rec_io_byte, každý bit p edstavuje log. hodnotu výstupu , bit s po áte ní adresou rec_op_adress má 0. pozici

C

Odpov

ACK/NAK

P íkaz Formát

Zápis registru (R) (Prikaz = 0E16) < R.MSByte1>< R.LSByte2>< R.LSByte1> .......... po et znak -1 od dalšího znaku až po CRC ást telegramu, na teno do rec_op_wcount, p epo teno na po et registr k manipulaci uložený do rec_reg_wcount na teno jako spodní byte registru do bu ky pole rec_reg_buffer na index dle adresy rec_op_adress na teno jako horní byte registru do bu ky pole rec_reg_buffer na index dle adresy rec_op_adress o ekávána hodnota 0016 (jinak odeslána NAK) o ekávána hodnota 0016 (jinak odeslána NAK) Pozn. p i p íjmu hodnot pro zápis do více registr jsou kombinace t chto 4 znak o ekávány v po adí po ínaje adresou k manipulaci rec_op_adress

C

Odpov

ACK/NAK

Tabulka 8 Operace zápisu Princip a asové souslednosti zpracování p ijatého telegramu a následného vykonání požadovaných p íkaz

jsou p ehledn vyobrazeny pomocí vývojového

diagramu (viz Obrázek 25, Obrázek 26). Zelené polí ko je ozna ení pro vstupní krok. Daný algoritmus probíhá v režii funkce obsluhy p erušení p íjmu z USART.


47

1

Vyprazdneni bufferu Prijem znaku

Vlozeni znaku do bufferu Vyhledani konce telegramu Prijem znaku

-

-

FS znak 0xB5?

Odeslani NAK

1

Znak 0x00?

+ Vlozeni znaku do bufferu

-

+

Odeslani dokonceno?

Vlozeni znaku do bufferu

+

Prijem znaku

2

Prijem znaku

AT znak 0x00?


Prijem znaku

Adresa modulu?

+

+


Operace zapisu do modulu?

4

Prijem znaku

1

-

Obsahuje modul I/O/R v rozsahu adresa + pocet k manipulaci?


+

2

Relevantni adresa I/O/R?

+

Ocekavany znak prikazu?

Prijem znaku



Prijem znaku

Kompletace prijimanych dat I/O - 1 byte R - 4 bytes 2 MSBytes musi byt 0x0000 2 LSBytes - ciselna hodnota

Relevantni pocet I/O/R k manipulaci

+

Relevantni ciselna velikost?

+ -

3

Nacteny I/O/R dle pocet?

+ Obrázek 25 Zpracování p ijatého telegramu I


4

3 Prijem znaku

Prijem znaku

Ulozeni jako MSByte CRC

Ulozeni jako MSByte CRC

Prijem znaku

Prijem znaku

Ulozeni jako LSByte CRC

Ulozeni jako LSByte CRC

Porovnani prijateho CRC s provedenym CRC prijimaciho bufferu

Porovnani prijateho CRC s provedenym CRC prijimaciho bufferu

CRC ok?

-

2

2

CRC ok?

+

+

Odeslani ACK

Posun na zacatek odesilaci fronty

Odeslani dokonceno?

FS znak 0xB5 do fronty AT znak 0x01 do fronty

Razeni R - 4 bytes do fronty Razeni I/O - 1 byte do fronty

+

Kontrolni soucet CRC odesilaci fronty

Zapis prijatych dat do EEPROM a RAM

Zmena rychlosti prenosu?

Prirazeni 2 bytes kontrolniho souctu do fronty Odeslani fronty

+ -

Nastaveni USART Odeslani dokonceno?

2

+ 2

Obrázek 26 Zpracování p ijatého telegramu II

48


7.

PROGRAMÁTORSKÝ MODEL PRO PROGRAMOVÁNÍ PLC

7.1

ÚVOD

Programátor PLC ady SAIA PCD využívá jako programovací nástroj software PG5. K modulu p istupuje tzv. na dálku prost ednictví syntaxe ur ené pro komunikaci na sb rnici S-Bus. Jak již bylo zmín no výše, v komunit PLC jsou mimo jiné zavedeny pojmy: vstup/výstup (I/O) a registr. P ístup k t mto veli inám, tj. tení a zápis, je p ímo specifikován a promítne se do formátu telegramu. 7.2

VSTUPY A VÝSTUPY

Soupis vstup a výstup obsahuje Tabulka 9, podtržené adresy jsou p ípustné pouze pro tení. Adresa 0

Charakteristika Digitální vstup I1

1

Digitální vstup I2

2

Digitální výstup O1

3

Digitální výstup O2

Hodnota 0 1 0 1 0 1 0 1

Poznámka vstup v log.0 vstup v log.1 (signál > 3,5 VDC) vstup v log.0 vstup v log.1 (signál > 3,5 VDC) výstup rozepnut výstup sepnut výstup rozepnut výstup sepnut

Tabulka 9 Seznam I/0 modulu 7.3

REGISTRY

Registry jsou v pam ti mikrokontroléru modulu implementovány tak, aby byly schopny uchovat celo íselnou nezápornou hodnotu o velikosti maximáln 16 bit . Tabulka 10 up es uje rozmezí platných hodnot pro konkrétní registry. Op t jsou podtrženy adresy ur ené pouze pro tení hodnot. Pro vzdálenou diagnostiku je modul vybaven Status registrem, význam jednotlivých bit je uveden níže (viz Tabulka 11).

49


Obsah Status registru není uchováván v pam ti EEPROM, jeho obsah je v p ípad výpadku napájení smazán. Adresa 0

Charakteristika P enosová rychlost (bps)

1 2

Adresa modulu Opera ní mód RIO/Special

3

Mód Special (vstup I2 – výstup O2) - Režimy Vypnutí/Zapnout-Vypnout Režim Vypnutí1 - as ts sepnutí výstupu O2 Režim Vypnutí2 0-254 - as tv zpožd ného vypnutí výstupu O2 Režim Vypnutí 0-254 as ti pro identifikaci režimu Vypnutí1/Vypnutí2 ti > ta ....Vypnutí1 ti <= ta ....Vypnutí2 Pozn. ta...doba vstupu I2 v log.1 Status registr

4 5 6

7

Hodnota 4 5 6 7 8 9 0-254 0 1 0 1 0-254

Poznámka 1200 2400 4800 9600 (výchozí) 19200 38400 RIO Aplikace (výchozí) Vypnutí Zapnout-Vypnout(v) výchozí: 30 = 30s výchozí: 10 = 1s výchozí: 20 = 2s

Diagnostika

Tabulka 10 Seznam registr modulu P i aktivním bitu z vý tu 2-4 je aktivována ERROR LED dioda. Bity 0-1, 5 slouží k identifikaci do asného výpadku za ízení. Bit 15-6 5 4 3 2 1 0

Funkce nevyužito log.1 v p ípad log.1 v p ípad log.1 v p ípad log.1 v p ípad log.1 v p ípad log.1 v p ípad

resetu vyvolaném watchdogem p íjmu neo ekávaného telegramu po S-Bus poruchy p ístupu k pam ti EEPROM mikrokontroléru nesouhlasné CRC-16-CCITT kontroly p íchozí zprávy náb hu mikrokontroléru resetu vyvolaném poklesem napájecího nap tí Tabulka 11 Detail Status registru

50


7.4

PROVOZNÍ REŽIMY VÝSTUP

Registr 2 (viz Tabulka 10) ovliv uje ovládání výstupu O2 dle výb ru ze dvou mód : RIO nebo Special. V prvním uvedeném je výstup ízen výhradn p íkazy ze vzdálené Master stanice, tj. PLC, apod. V módu Special je výstup O2 svázán s aktivací vstupu I2 a chování výstupu lze pro tento mód blíže up esnit pomocí registru 3. Obrázek 27 ukazuje názorn mód Special/Zapnout-Vypnout (Registr 3 má hodnotu 1), výstup O2 zde figuruje jako klopný obvod typu D, jeho logická hodnota se m ní s náb žnou hranou vstupu I2. Special/Zapnout-Vypnout mód (Registr 2 = 1, Registr 3 = 1) Vstup

I2

Výstup O2

Obrázek 27 Mód Special/Zapnout-Vypnout Special/Vypnutí/Vypnutí1 mód (Registr 2 = 1, Registr 3 = 0) ta

okamžik reaktivace vstupu

ti

Vstup

I2 ts1 ts0

Výstup O2 ta ....... doba aktivace vstupu [s] t.i ........doba pro identifikaci módu (Registr 6) [s] t.s0 ......doba sepnutí výstupu (Registr 4) [s] t..s1 ......doba sepnutí výstupu (Registr 4) [s] ..

Obrázek 28 Mód Special/Vypnutí/Vypnutí1

51


Registr 3 p i nastavené hodnot 0 aktivuje režim Special/Vypnutí. Doba nastavená v registru 6 v porovnáním s dobou aktivace vstupu I2 rozhoduje o režimu chování výstupu. Pokud je doba aktivace kratší (viz Obrázek 29), výstup O2 bude reagovat jako zpožd né vypnutí, dle doby v registru 5. Obrázek 28 ukazuje situaci, kdy doba aktivace p ekro í dobu registru 6, výstup je poté nasetován po dobu nastavenou v registru 4. V módu Special je obecn možno výstup O2 resetovat ze vzdálené stanice. Special/Vypnutí/Vypnutí2 mód (Registr 2 = 1, Registr 3 = 0) ti ta

Vstup

I2 ta

tv

Výstup O2 ta ....... doba aktivace vstupu [s] t.i ........doba pro identifikaci módu (Registr 6) [s] t.v ....... doba zpožd ného vypnutí (Registr 5) [s] .

Obrázek 29 Mód Special/Vypnutí/Vypnutí2

52


8.

53

ZÁV R

Výsledkem mého snažení v rámci bakalá ské práce je p edloha pro kompletní konstrukci vzdáleného modulu k použití v inteligentní elektroinstalaci. Schéma zapojení modulu bylo minimalizováno tak, aby i výsledný návrh DPS umožnil kompaktnost celého za ízení. Studie plastového pouzdra modulu dodává celému návrhu komplexnost pojetí. Funk nost návrhu elektroniky byla ov ena na desce prototypu, s výjimkou AC/DC p evodníku v napájecí ásti. Deska prototypu se geometricky odlišuje od výsledné DPS. Vývoj programového vybavení byl proveden pomocí vn jšího ISP programátoru a mikrokontroléru na desce. Ov ení správnosti implementace komunika ního

algoritmu

bylo

provedeno

spojením

s automatem

SAIA

PCD3.M5540. Pro odposlech komunikace bylo použito RS-485/RS-232 p evodníku p ipojeného p es sériový port k PC terminálu. Uvést p vodní nápad v komplexní za ízení s popisem všech vývojových krok

jsem považoval za cíl své práce. Maximáln

jsem se snažil, aby tato

dokumentace podala informace nejen z technického hlediska: popis souvislostí návrhu, ale i uživatelského: schémata použití, p edloha pro programování PLC. Osobní obohacení mi p ineslo hlavn bohaté rozší ení programátorských znalostí mikrokontrolér

architektury ATMEL AVR. Významn

m

oslovila komunita

programovatelných automat a myšlenka implementace n jakého protokolu se mi stala hmatatelným pojmem, se kterým se v automatiza ní praxi rád setkám i v budoucnosti.


9. [1]

54

LITERATURA SAIA-Burgess Electronics Ltd. Manual SAIA S-Bus [online]. Edition 26/739 E4 - 04.2000. [s.l.] : [s.n.], 2000 [cit. 2009-12-01]. Dostupné z WWW: < www.sbc-support.ch/manuals/26-740_E.pdf >.

[2]

SAIA-Burgess Electronics Ltd. Installation Components for RS 485 networks [online]. Edition 26/740 E4 - 03.2000. [s.l.] : [s.n.], 2000 [cit. 2009-12-02]. Dostupné z WWW: < www.sbc-support.ch/manuals/26739_E.pdf >.

[3]

SHARP, Robin. Principles of protocol design [online]. Berlin : SpringerVerlag Berlin Heidelberg, 2008 [cit. 2010-05-24]. Basic Protocol Mechanisms, s. . Dostupné z WWW: < http://books.google.cz/books?id=_-wbHkGf5pwC&lpg=PA75&ots =sk4p1l_Q4h&dq=CRC-16%20principle&pg=PR7#v=onepage&q&f =false >. ISBN 978-3-540-77541-6.

[4]

Maxim Integrated Products. Maxim [online]. 2001 [cit. 2009-12-03]. Guidelines for Proper Wiring of an RS-485 (TIA/EIA-485-A) Network. Dostupné z WWW: < http://www.maxim-ic.com/app-notes/index.mvp/id/763 >.

[5]

VACH, Radomír. Systém inteligentní elektroinstalace – modul detekce vypína

a vysílací jednotka: bakalá ská práce. Praha:

eské vysoké

u ení technické, Fakulta elektrotechniky, 2009. 40s., Vedoucí práce: Ing. N me ek, Pavel. [6]

MATOUŠEK, David. Práce s mikrokontroléry ATMEL ATmega16, 4. díl. 1. vydání. Praha: BEN technická literatura 2006. 320 stran. ISBN 80–7300–174–8.

[7]

MATOUŠEK, David. C pro mikrokontroléry ATMEL AT89S52. 1. vydání. Praha: BEN - technická literatura, 2007. 240 s. ISBN 978-807300-215-2.


[8]

VÁ A, Vladimír. Mikrokontroléry ATMEL AVR - Programování v jazyce C . 1.vydání. Praha: BEN - technická literatura, 2003. 216 s. ISBN 80-7300-102-0.

[9]

ATMEL. ATmega16, ATmega16L [online]. [s.l.] : [s.n.], 2002 [cit. 201004-20]. Dostupné z WWW: < http://www.gme.cz/_dokumentace/dokumenty/958/958-112/dsh.958112.1.pdf >.

[10]

STMicroelectronics. ULN2801A - ULN2802A - ULN2803A - ULN2804A - ULN2805A [online]. [s.l.] : [s.n.], 2003 [cit. 2010-04-20]. Dostupné z WWW: < http://www.farnell.com/datasheets/7946.pdf >.

[11]

Maxim Integrated Products. Fail-Safe, High-Speed (10Mbps), SlewRate-Limited RS-485/RS-422 Transceivers [online]. 2. vydání. [s.l.] : [s.n.], 2003 [cit. 2010-05-20]. Dostupné z WWW: < http://www.farnell.com/datasheets/45843.pdf >.

[12]

TRACO ELECTRONIC AG. AC/DC Power Modules TMLM Series 4 to 20 Watt [online]. [s.l.] : [s.n.], 2009 [cit. 2010-05-18]. Dostupné z WWW: < http://www.farnell.com/datasheets/480284.pdf >.

[13]

COSMO ELECTRONICS CORPORATION. High Reliability Photo Coupler KP3020 [online]. [s.l.] : [s.n.], 2002 [cit. 2010-05-18]. Dostupné z WWW: < http://www.gme.cz/_dokumentace/dokumenty/523/523-053/dsh.523053.1.pdf >.

[14]

SCHRACK ENERGIETECHNIK SPOL. S R.O. RELÉ [online]. [s.l.] : [s.n.], 2009 [cit. 2010-05-18]. Dostupné z WWW: < http://www.schrack.cz/fileadmin/f/cz/SPECIALNI_KATAlogY_SILN OPROUD/Rele2006.pdf > .

[15]

KREJ I ÍK, Alexandr. SOLID STATE RELÉ. 1.vydání. Praha : BEN technická literatura, 2002. 200 s. ISBN 80-7300-081-4.

[16]

RS485, specifications and in depth tutorial [online]. 2009 [cit. 2009-1203]. RS485 serial information. Dostupné z WWW: < http://www.lammertbies.nl/comm/info/RS-485.html >.

55


[17]

GM Electronic spol. s r.o. Katalog 2008. Dostupný z WWW: < http://www.gme.cz >.

SEZNAM P ÍLOH P íloha 1

Schéma zapojení modulu

P íloha 2

Desky plošných spoj

P íloha 3

Osazovací výkresy

P íloha 4

Seznam sou ástek

P íloha 5

2D studie plastového pouzdra modulu

P íloha 6

3D studie plastového pouzdra modulu

P íloha 7

Prostorová orientace desek plošných spoj

P íloha 8

Krabice pod omítku – KUH 1

SEZNAM ELEKRONICKÝCH P ÍLOH P íloha 1

Zdrojové soubory pro výrobu DPS − formát aplikace: Eagle 5.6.0 − umíst ní: X:\BP_VaškoJi í_106860_2010\DPS

P íloha 2

Zdrojové soubory pro programování mikrokontroléru − formát aplikace: CodeVisionAVR V2.04.4a − umíst ní: X:\BP_VaškoJi í_106860_2010\Program

P íloha 3

Soubor výkresu – 3D studie plastového pouzdra − formát aplikace: AutoCAD 2009 − umíst ní: X:\BP_VaškoJi í_106860_2010\3Dstudie_pouzdra\3d_studie.dwg

P íloha 4

Dokumentace bakalá ské práce − formát: PDF − umíst ní: X:\BP_VaškoJi í_106860_2010\Dokumetace\Vaško Ji í 106860.pdf ELEKTRONICKÁ P ÍLOHA 1 ELEKTRONICKÁ P ÍLOHA

56

P íloha 1 Schéma zapojení modulu P íloha 1

P íloha 2 Desky plošných spoj – BOTTOM

P íloha 2

Desky plošných spoj – TOP

P íloha 3 Osazovací výkresy – BOTTOM

P íloha 3

Osazovací výkresy – TOP

P íloha 4 Seznam sou ástek P íloha 4

Part

Value

Device

Package

Description

C1

470M/10V

CPOL-EUE3.5-8

E3,5-8

electrolytic capacitor

C2

100n

C-EUC0805

C0805

ceramic capacitor

C4

100n

C-EUC0805

C0805

ceramic capacitor

C10

1n5

C-EUC0805

C0805

ceramic capacitor

C11

1n5

C-EUC0805

C0805

ceramic capacitor

C12

12p

C-EUC0805

C0805

ceramic capacitor

C13

12p

C-EUC0805

C0805

ceramic capacitor

C14

100n

C-EUC0805

C0805

ceramic capacitor

C16

100n

C-EUC0805

C0805

ceramic capacitor

C18

100n

C-EUC0805

C0805

ceramic capacitor

C19

100n

C-EUC0805

C0805

ceramic capacitor

C20

100n

C-EUC0805

C0805

ceramic capacitor

D1

1N4007

DIODE-MELF-MLL41

MELF-MLL41

rectifier diode

D3

1N4007

DIODE-MELF-MLL41

MELF-MLL41

rectifier diode

D4

1N4007

DIODE-MELF-MLL41

MELF-MLL41

rectifier diode

D5

1N4007

DIODE-MELF-MLL41

MELF-MLL41

rectifier diode

D8

1N4007

DIODE-MELF-MLL41

MELF-MLL41

rectifier diode

D9

1N4007

DIODE-MELF-MLL41

MELF-MLL41

rectifier diode

D10

1N4007

DIODE-MELF-MLL41

MELF-MLL41

rectifier diode

D11

1N4148

DIODE-SOD80C

SOD80C

diode

D12

1N4007

DIODE-MELF-MLL41

MELF-MLL41

rectifier diode

D14

1N4007

DIODE-MELF-MLL41

MELF-MLL41

rectifier diode

D15

SMAJ15CA SMD

P6KEXXC

DO214AC

avalanche diode

D16

1N4007

DIODE-MELF-MLL41

MELF-MLL41

rectifier diode

D17

L-C170KRGT

LEDCHIP-LED0805

CHIP-LED0805

led diode

D21

1N4007

DIODE-MELF-MLL41

MELF-MLL41

rectifier diode

D22

1N4007

DIODE-MELF-MLL41

MELF-MLL41

rectifier diode

IC1

TMLM04105

TMLM04105

TMLM04105

AC-DC converter

IC3

MAX3082

MAX481CSA

SO08

RS-485 driver

IC4

MEGA16-A

MEGA16-A

TQFP44

microcontroller

IC5

ULN2803A

ULN2803ASO18

SO18W

Darlington array

IC6

74HCT14D

74HCT14D

SO14

inverter

JP3QE

JP3Q

JP1 K1

RT424F054

RT424F054

RT424

relay

K2

RT424F054

RT424F054

RT424

relay

Q1

11,059200MHz

XTAL/S

QS

crystal oscillator

R1

10k

R-EU_R0805

R0805

resistor 1/8W

R1_CON R2

150R

R2_CON

W237-103

W237-103

terminal block

R-EU_R0805

R0805

resistor 1/8W

W237-103

W237-103

terminal block

R3

10k

R-EU_R0805

R0805

resistor 1/8W

R4

10k

R-EU_R0805

R0805

resistor 1/8W

R5

10k

R-EU_R0805

R0805

resistor 1/8W

R6

1R

R-EU_R2512

R2512

resistor 1W

R7

330R

R-EU_R0805

R0805

resistor 1/8W

R8

150R

R-EU_R0805

R0805

resistor 1/8W

R9

330R

R-EU_R0805

R0805

resistor 1/8W

R10

330R

R-EU_R0805

R0805

resistor 1/8W

R11

330R

R-EU_R0805

R0805

resistor 1/8W

R12

1R

R-EU_R2512

R2512

resistor 1W

R13

10k

R-EU_R0805

R0805

resistor 1/8W

R14

10k

R-EU_R0805

R0805

resistor 1/8W

R15

10k

R-EU_R0805

R0805

resistor 1/8W

R16

10k

R-EU_R0805

R0805

resistor 1/8W

R18

150R

R-EU_R0805

R0805

resistor 1/8W

R19

4k7

R-EU_R0805

R0805

resistor 1/8W

R20

150R

R-EU_R0805

R0805

resistor 1/8W

R21

4k7

R-EU_R0805

R0805

resistor 1/8W

R22

10k

R-EU_R0805

R0805

resistor 1/8W

R23

10k

R-EU_R0805

R0805

resistor 1/8W

R24

10k

R-EU_R0805

R0805

resistor 1/8W

R25

10k

R-EU_R0805

R0805

resistor 1/8W

R26

10k

R-EU_R0805

R0805

resistor 1/8W

R29

10k

R-EU_R0805

R0805

resistor 1/8W

R30

10k

R-EU_R0805

R0805

resistor 1/8W

S1

A1353BCD

A1353BCD

BCD code DIP switch

S2

A1353BCD

A1353BCD

BCD code DIP switch

S3

DS02

DS-02

DIP switch

SIGNAL

WIELAND8593

WIELAND8593

WIELAND

terminal block

U2

PC824

PC824

DIL-08

optocoupler

W237-102

W237-102

terminal block

AC_INPUT

P íloha 5 2D studie plastového pouzdra modulu – kótovaný výkres zkompletovaného modulu

P íloha 5

P íloha 6 3D studie plastového pouzdra modulu – pohledy na složený modul

3D studie plastového pouzdra modulu – pohled na rozložené plastové pouzdro P íloha 6

P íloha 7 Prostorová orientace desek plošných spoj P íloha 7 DESKA 2 - TOP DESKA 3 - TOP DESKA 4 - BOTTOM

DESKA 1 - TOP

P íloha 8 Krabice pod omítku – KUH 1 – použití pro zabudování modulu P íloha 8

Po ízeno ze zdroje: KOPOS KOLÍN a.s. ELEKTROINSTALA NÍ KRABICE - pod omítku. In KOPOS KOLÍN a.s. ELEKTROINSTALA NÍ KRABICE A P ÍSLUŠENSTVÍ. [s.l.] : [s.n.], rok vydání neur en [cit. 2010-05-09]. Dostupné z WWW: < http://www.kopos.cz/docs/pdfs/eum_cz_1_krabice.pdf >.

VYSOKÉ UENÍ TECHNICKÉ V BRN BRNO UNIVERSITY OF TECHNOLOGY

Recommend Documents