1 Tahap Ouput dan Penguat Daya Kuliah 7-1 Isu penting untuk penguat daya selain penguatan (daya), resistansi input dan resistansi output distorsi ampl...
Tahap Ouput dan Penguat Daya Isu penting untuk penguat daya selain penguatan (daya), resistansi input dan resistansi output distorsi amplituda (harmonik dan intermodulasi) efisiensi resistansi termal distorsi fasa Analisis: sinyal besar dan nonlinear
Klasifikasi tahap output (berdasarkan arus bias kol
Kelas A
iC
Kelas B
iC
IC
ωt IC 2
4
6
8
10
12
ωt 2
iC
4
6
8
10
12
8
10
12
iC
Kelas AB
Kelas C
IC
ωt 2
4
6
8
10
12
ωt 2
4
6
Kuliah 7- 2
Tahap Ouput Kelas A
+VCC
I E1 = I + I L
vI + vBE1 -
kondisi yang harus digunakan
I > I L max
Q1 iE1 I
R
vO = v I − v BE1
vO IL
RL Q2
Q3
tegangan output maksimum
vO max = VCC − VCE1sat -VCC
tegangan output minimum bergantung nilai I dan RL
vO min = −IRL
vO min = −VCC + VCE 2sat
atau
vO VCC-VCEsat
0
vI VBE1 -IRL -VCC+VCEsat
Kuliah 7- 3
Bentuk Sinyal Tahap output Kelas A vO
tegangan output
IC1
arus kolektor
2I
VCC I ωt
0
ωt
0
-VCC
vCE1
tegangan kolektor-emitor
pD1
tegangan kolektor-emitor
2VCC VCCI VCC
ωt 0
ωt 0
pD1 ≡ vCE1iC1 daya disipasi sinusoid dengan frekuensi 2 kali frekuensi sinyal input akibat perkalian dua sinyal (tegangan dan arus) sinusoidal
Kuliah 7- 4
Efisiensi Tahap Output Kelas A dayabeban ( PL ) ≡ dayacatu ( PS )
Daya pada beban
1 VO2 PL = 2 RL
Daya catu
PS = 2VCC I
2
sehingga
1 VO 2 RL 1 V V = = O O 2VCC I 4 IRL VCC
Dari rangkaian terlihat VO ≤ VCC
dan
VO ≤ IRL
sehingga efisiensi maksimum diperoleh sebesar 25% pada keadaan
VO = VCC = IRL Tahap Output Kelas B Tahap output kelas B umumnya digunakan
+VCC
sebagai penguat pushpull sbb.: secara bergantian arus positif diberikan oleh QN (NPN)
QN
arus negatif ditarik oleh QP (PNP) vI
vO IL RL QP
-VCC
Kuliah 7- 5
Karakteristik Transfer Tahap Output Kelas B vO VCC-VCEsat slope=1 -VCC+VCEsat-VBEP
-0.5
vI 0 +0.5
slope=1
VCC-VCEsat+VBEN
-IRL -VCC+VCEsat
Bentuk sinyal mengalami distorsi cross over akibat tegangan cutin vO vO t vI
vI
distorsi cross over
t
Kuliah 7- 6
Efisiensi Tahap Output Kelas B Daya pada beban
1 VO2 PL = 2 RL
Daya catu
PS+ = PS− = =
Efisiensi
1 VO V RL CC
VO 4 VCC
Dari rangkaian terlihat juga VO ≤ VCC
batas reall: VO max = VCC − VCEsat
sehingga efisiensi maksimum diperoleh π/4 atau 78.5% Pada tahap output kelas B saat tegangan input nol daya disipasi juga nol. Daya disipasi rata-rata pada tahap output kelas B
PD = PS − PL 2 VO 1 VO2 PD = V − RL CC 2 RL Daya disipasi maksimum diperoleh pada saat tegangan output:
VO PD max =
2
VCC
Daya disipasi maksimum diperoleh sebesar
PD max
2 2 VCC = 2 RL
Kuliah 7- 7 Daya disipasi maksimum untuk masing-masing transistor
PDN max = PDP max
2 1 VCC = 2 RL
Efisiensi terendah (diperoleh pada disipasi maksimum) sebesar 50%
PD PD max
PDmax
2 2VCC = 2 RL
η=50%
η=50%
vO 2VCC/π
VCC
Kurva di atas menunjukkan daya disipasi sebagai fungsi dari tegangan output.. Catatan kurva seperti ini jarang umum pada data sheet, kurva yang lebih sering ditampilkan adalah fungsi dari daya beban
1 VO2 PL = 2 RL
Kuliah 7- 8 Pengurangan distorsi cross over dapat dilakukan dengan rangkaian umpan balik, secara umum dapat digambarkan:
+VCC
QN
vI
vO
+
IL RL QP
-VCC
Untuk kemudahan perancangan catu daya dapat pula digunakan rangkaian dengan catu daya tegangan tunggal sebagai berikut: +2VCC
QN C vI
vO RL QP
Kuliah 7- 9
Tahap Output Kelas AB Distorsi tahap output kelas B dapat dikurangi dengan pemberian arus bias kecil (DC) seperti digambarkan pada rangkaian berikut: +VCC
QN IN
VBE/2 vI
vO IP
VBE/2
IL RL
QP
-VCC
Bila kedua transistor match
iN = iP = I Q = IS e VB B /2 VT VBB − vBEN 2
untuk vI positif
vO = v I +
sehingga
iN = iP + i L
perubahan arus i N menyebabkan vBEN naik dan penurunan vEBP dari rangkaian sehingga
v BEN + v EBP = VBB i i I VT ln N + VT ln P = 2VT ln Q IS IS IS iN i P = IQ2
dan bias dapat dicari sebagai solusi dari
iN2 − iLin − I Q2 = 0
Kuliah 7- 10
Kurva transfer karakteristik tahap output kelas AB: vO VCC-VCENsat
0
slope=1 vI
-VCC+VECPsat
Resistansi output tahap output kelas AB Rout = reN // reP QN
QP
reN =
VT iN
reP =
VT iP
Rout
Rout =
VT VT VT // = i N iP i N + iP
Resistansi output turun dengan kenaikan arus output
Kuliah 7- 11
Bias pada rangkaian tahap output kelas AB Bias dengan dioda
+VCC Ibias
Tegangan bias dibentuk dengan dioda Arus bias diberikan sebagai rasio area
QN +
D1
IQ = nIbias
D2
Arus bias harus cukup untuk transistor
vO
VBB -
RL
vI
QP
QN saat iL positif (area luas) Rangkaian dapat mencegah thermal runaway
-VCC
Bias dengan pengali VBE +VCC
IR =
VBE1 R1
Ibias QN
VBB = I R ( R1 + R2 ) VBB
R = VBE1 1 + 2 R1
R + 2 VBB
IC vO
Q1
- R1
IC1 = I bias − I R I VBE1 = VT ln C1 I S1
IR
vI
RL
QP
Area tidak perlu luas, karena perubahan tegangan pada QN akan diikuti perubahan arus IR dan IC
-VCC
Kuliah 7- 12 Rangkaian bias untuk komponen diskrit dapat menggunakan potentiometer untuk memungkinkan trimming. +VCC Ibias QN R2 P1
vO
Q1 RL
R1
vI
QP
-VCC
Transistor Daya Bipolar Efisiensi maksimum 78.5% berarti disipasi daya cukup besar.Temperatur pada junction meningkat sesuai dengan daya disipasinyadan dapat menyebabkan kerusakan.Untuk menghindari perlu analisis thermal Model skematik thermal TJ PD
PD daya disipasi T J temperatur junction
θJA
T A temperatur ambient TA
θJA resistansi thermal junction ke ambient
Kuliah 7- 13
Disipasi daya dan temperatur Transistor mempunyai batas maksimum temperatur junction, namun untuk operasi di atas temperatur ambient batas daya disipasi harus juga diturunkan (derating power, umumnya dengan hubungan linier terhadap temperatur) PDmax PD0 slope = -1/θJA
0
T A0
TA
T Jmax
Resistansi thermal junction dapat dihitung:
JA
=
TJ max − TA0 PD0
sehingga pada temperatur ambient tertentu TA daya disipasi maksimum:
PD max =
TJ max − TA JA
Untuk transistor power resistansi termal: junction-case (θJC), case-heatsink (θCS), heatsink-ambient (θSA) JA
=
JC
+
CS
+
SA
Untuk transistor power resistansi termal: junction-case (θJC), case-heatsink (θCS), heatsink-ambient (θSA) sehingga temperatur junction dapat dihitung sbb
TJ − TA = PD (
JC
+
CS
+
SA
)
Kuliah 7- 14 Model skematik thermal transistor daya dengan heatsink TJ θJC TC θCS
PD
TS θSA TA
Derating rule untuk transistor daya PDmax PDmax(TC0) slope = -1/θJC
0
T C0
T Jmax
Daya disispasi maksimum untuk operasi aman
PD max =
TJ max − TC JC
TC
Kuliah 7- 15
Daerah Operasi Aman BJT iC
Batas-batas operasi aman 1. ICmax (batasan bonding wire) 1
ICmax
2. PDmax (diberikan pada T C0) 3. Second-breakdown 2
SOA safe operating area
4. BVCE0
3 4
0
vCE
vCE0
Nilai parameter transistor daya 1. Faktor idealitas n=2
iC = IS e v B E / 2 VT
2. β sekitar 30 - 50, bahkan β = 50, b naik menurut temperatur 3. rπ kecil, pengaruh resistansi akses rx naik 4. fT rendah akibat kapasitansi junction yang besar 5. ICBO tinggi 6. BVCE0 sekitar 50-100V 7. ICmax tinggi (hingga 100A)
Kuliah 7- 16
Variasi Konfigurasi Kelas AB Menggunakan Input Emitter Follower +VCC R1 Q3 Q1 -VCC
vI
R3 vO
+VCC
IL R4
RL
Q2 Q4 R2
-VCC
Emitter follower bertindak sebagai rangkaian bias dan penyangga (buffer) untuk memberi resistansi input tinggi Resistor R3 dan R 4 kompensasi mismatch transistor Q3 dan Q4 dan proteksi thermal runaway Analisis rangkaian dilakukan dengan langkah-langkah iterasi: 1. Asumsikan tegangan VBE (misalnya pada Q1) dan hitung arus pada resistor R1 2. Hitung kembali tegangan VBE dengan persamaan arus sinyal besar BJT 3. Gunakan tegangan VBE yang diperoleh untuk menghitung ulang arus pada R1 4. Bandingkan hasil yang diperoleh dan kembali ke 2 bila diperlukan
Kuliah 7- 17
Menggunakan Devais Majemuk (Compound) Konfigurasi Darlington untuk npn C
B
C
≡
Q1
B
β ≈ β1 β2
Q2
E
E
Konfigurasi Darlington untuk pnp E iE
E iE
iB B
≡
Q1
iB B
β ≈ β1 β2
Q2 iC C
iC C
Konfigurasi Darlington meningkatkan β, tetapi fT dan stabilitas turun (memburuk)
Kuliah 7- 18 Contoh aplikasi pada penguat
+VCC Ibias Q1 Q2 R2 vO
Q5 R1
vI
RL
Q3 Q4
-VCC
Penggunaan konfigurasi Darlington meningkatkan menyelsaikan masalah ketersediaan transistor daya pnp. Terdapat perbedaan tegangan basis-emitor antara tansistor npn dan pnp.
Kuliah 7- 19
Proteksi Hubung Singkat +VCC Ibias Q1
Pada saat hubung singkat arus
Q5
iRE1 akan meningkat dan transistor
Q3
RE1
Q5 akan menarik arus ke base Q1
vO Q4
IL
RE2
vI
RL Q2
-VCC
Thermal Shutdown
+VCC
Transistor Q2 dalam keadaan normal OFF, saat terjadi kenaikan temperatur
Q1
zener dan Q1 akan meningkatkan arus emitter Q1 sehingga Q2 ON.
Transistor Q2 ON dimanfaatkan untuk
R1 Z1
Q2
mengurangi arus bias transistor daya.
R2
-VCC
Kuliah 7- 20
Rangkaian Terintegrasi Penguat Daya +VS
Q10
Q11 Q7
25KΩ
R1 bypass eksternal
25KΩ
150KΩ
R4
D2 0.5Ω
Q4 Q2
Q5
R7
Q8
Q1
IN+
C 10pF
150KΩ
Q6
R5
Q12
I3 ≅
VS − VEB10 − VEB3 − VEB1 R1
I3 ≅
VS − 3VEB10 R1
I4 =
VS − VEB4 − VEB2 R2
I4 ≅
VS − 2VEB R2
1 1 VO = VS + VEB 2 2
vO
Out
R3 1KΩ
R6
R2
25KΩ
Q3 IN-
0.5Ω
D1
Q9
RL
Kuliah 7- 21
Analisis Sinyal Kecil
2vI/R1 0
R1/2 25KΩ R3 1KΩ
R2 25KΩ
0V
vI vI/R3
vI
Q3
Q4
Q1 vI
vO/R2 0V Q2
0V
vI/R3 R4
R5 vI/R3 + vO/R2 -A vI/R3 Q5
Q6
vI/R3
0
vI/R3
vi vo vi + + =0 R3 R2 R3
vo 2 R3 = ≅ −50 V / V vi R3
vO
Kuliah 7- 22
Disipasi vs Daya Output
Kuliah 7- 23
+VCC R3
R1
Q5 +VCC
Q3 Q1
+
-VCC
-
+VCC
R5
R6
RL
Q2 -VCC
Q4 R2
Q6 R4 -VCC
0
vI -Vi
Vi
ωt vI R3
R1
+ A2 -
R4
+ A1 -
R2
-KVi
0
KVi
vO2
RL
-KVi
0
KVi
vO1
-
v0
+
v02
v01
ωt
-2KVi
0
2KVi
vO
ωt
ωt
Kuliah 7- 24
Penguat Jembatan
Kuliah 7- 25
Transistor Daya MOS Struktur:
gate
V-groove source
Double-diffused vertical MOS n+(source)
Lateral Diffusion MOS
p+ body substrat n+ metal (drain) drain
Karakteristik Buku teks: model Statz (Raytheon)
iD dekat ke linear
kuadratis + linear eksponensial
Model terbaru: Parker-Skellern soft pinchoff vGS
pangkat q, 1.5
T tinggii
Koefisien temperatur arus drain negatif sehingga bebas thermal runaway
vGS
Vt
Kuliah 7- 26
Tahap Output Kelas AB Memanfaatkan MOSFETs +VCC Ibias Q1
