Prosiding SENTIA 2009 – Politeknik Negeri Malang
PERANCANGAN IC CMOS LOW PASS FILTER SALLEN-KEY ORDE 2 DENGAN MICROWIND Beauty Anggraheny Ikawanty Mahasiswa Jurusan Teknik Elektro Program Pascasarjana Universitas Brawijaya
[email protected] ABSTRAK Mendesain suatu rangkaian dibutuhkan teknik mendesain yang cepat dengan biaya rendah dan tata letak komponen sehingga didapatkan ukuran yang sekecil mungkin. Pada perancangan penelitian ini dipilih desain layout IC Low Pass Filter dengan menggunakan teknologi CMOS (Complementary Metal-Oxide Semiconductor). Hal ini disebabkan karena CMOS memiliki keunggulan pada disipasi daya rendah dan ukurannya yang sangat kecil dan Low Pass Filter CMOS belum banyak digunakan karena selama ini yang banyak tersedia di pasaran berupa microprosessor progammbale dan switched capasitor filter dengan disipasi daya yang sangat besar. Dari hasil pengujian didapatkan % kesalahan dengan hasil perhitungan dibawah 10% untuk parameter penguatan frekuensi rendah, gain bandwidth, Rin. Untuk parameter PSRR ayunan tegangan keluaran dan Rout menghasilkan % kesalahan di atas 20%. Bila dibandingkan dengan IC dipasaran (MAX 270), IC hasil perancangan ini memiliki keunggulan pada besarnya frekuensi cut off 0,1 Hz – 50 KHz, gain bandwidth op-amp 9,38 Mhz, ayunan tegangan keluaran -5 V s/d 4,8 Vdan CMRR 76,91 dB. Luas lay out rangkaian adalah 124,56 μm 90 μm. Kata kunci: Low Pass Filter, Op-amp, CMOS, frekuensi cut off, gain bandwidth op-amp, ayunan tegangan keluaran, CMRR. penelitian yang dilakukan dapat sesuai dengan apa yang diharapkan
1. PENDAHULUAN Suatu rangkaian terpadu (integrated circuit - IC) adalah sebuah kristal silikon kecil yang disebut chip mengandung komponen elektronika seperti transistor, dioda, resistor, dan kapasitor. Komponen itu saling dihubungkan dalam chip membentuk suatu rangkaian listrik tertentu. Dengan semakin majunya teknologi rangkaian terpadu, banyaknya peralatan dan komponen yang terkandung dalam sebuah chip silikon juga semakin meningkat.
Mulai
Studi Pustaka
Penentuan Spesifikasi Rangkaian Sistem Filtering
Teknik pembuatan layout IC merupakan hal yang sangat penting bagi kemajuan di bidang elektronika. Dengan adanya layout IC yang menggunakan program Microwind khususnya untuk rangkaian low pass filter, akan menambah pustaka dalam dunia VLSI. Layout IC ini terdiri dari rangkaian op-amp, resistor dan kapasitor. Yang semuanya dirancang dengan menggunakan transistor CMOS. CMOS memiliki keunggulan pada disipasi daya rendah dan ukurannya yang sangat kecil dan Low Pass Filter CMOS belum banyak digunakan karena selama ini yang banyak tersedia di pasaran berupa microprosessor progammbale dan switched capasitor filter dengan disipasi daya yang sangat besar.
Perhitungan dan Perancangan Rangkaian Sistem Filtering
Simulasi Rangkaian
Analisis Data
Kesimpulan
Selesai
Gambar 1. Diagram alir metode penelitian
2. METODE PENELITIAN Dalam melaksanakan penelitian ini digunakan suatu metode dan prosedur yang biasa dipakai, sehingga langkah-langkah serta tujuan dari
2.1 Low Pass Filter Filter adalah sebuah rangkaian yang dirancang agar melewatkan suatu pita frekuensi tertentu dan memperlemah semua sinyal di luar pita ini. Jaringan-jaringan filter bisa bersifat aktif E-12
Prosiding SENTIA 2009 – Politeknik Negeri Malang
C1
maupun pasif. Jaringan-jaringan filter pasif hanya berisi tahanan, induktor, dan kapasitor saja. Induktor jarang digunakan dalam filter-filter aktif, sebab ukurannya besar dan mahal dan bisa memiliki komponen-komponen bertahanan dalam yang besar. Gambar 2 menggambarkan tanggapan frekuensi untuk filter low pass. Filter low pass adalah sebuah rangkaian yang tegangan keluarannya tetap dari dc naik sampai ke suatu frekuensi cutoff fc. Bersama naiknya frekuensi di atas fc, tegangan keluarannya diperlemah (turun). Garis yang penuh dalam Gambar 2 menyatakan tanggapan frekuensi gambar filter ideal, sedangkan garis putus-putus menunjukkan kurva-kurva untuk filter low pass yang praktis. Jangkauan frekuensi yang dipancarkan dikenal sebagai pita lewat. Jangkauan frekuensi yang diperlemah dikenal sebagai pita stop. Frekuensi cutoff, fc juga disebut frekuensi 0,707, frekuensi-3 dB, frekuensi pojok atau frekuensi putus.
R1
Rf
Ri
Gambar 3. Rangkaian Low Pass Filter Sallen-Key 2.2 Penguat Operasional CMOS Dua Tingkat Salah satu dari kebanyakan rangkaian yang penting dalam desain rangkaian analog adalah penguat operasional. Penggunaan utamanya memberikan penguatan yang cukup untuk menggambarkan dan menerapkan pemrosesan sinyal analog melalui umpan balik negatif. Pemrosesan sinyal analog seperti itu akan memproses penguatan, integrasi dan penjumlahan. Salah satu ukuran kualitas suatu penguat operasional adalah Common Mode Rejection Ratio (CMRR) yang merupakan perbandingan antara penguatan mode diferensial terhadap penguatan mode bersama. CMRR yang ideal haruslah sebesar mungkin, hal tersebut berarti penguatan mode bersama harus sekecil mungkin. Karakteristik lain dari penguat diferensial adalah range input common mode sinyal, yang menentukan jangkauan sinyal mode bersama dimana penguat diferensial masih dapat memperkuat sinyal mode diferensial. Karakteristik yang mempunyai pengaruh unjuk kerja penguat diferensial adalah offset. Penguat dikatakan mempunyai offset bila tegangan diferensial masukan atau arus masukannya nol tetapi keluaran penguat diferensial tersebut tidak nol. Tegangan offset masukan, VOS adalah besarnya sumber tegangan yang dihubungkan pada kedua masukan penguat diferensial sehingga tegangan keluarannya sama dengan nol. VOS akan dianggap variael acak bila besaran dari VOS tersebut tidak dapat diperkirakan selama perancangan dan dapat berubah menurut perubahan kondisi lingkungan. IOS arus offset masukan merupakan perbedaan antara dua sumber arus yang diberikan pada kedua masukan penguat diferensial agar arus keluarannya sama dengan nol. Seperti halnya VOS, IOS dianggap sebagai variabel acak yang banyak dipengaruhi oleh temperatur.
Pita Stop
fc
Frekuensi
Gambar 2. Tanggapan Frekuensi Low Pass Filter Ketika mendesain atau menganalisa filter orde dua, selalu terkait dengan frekuensi –3 dB, frekuensi kritis, bentuk peredaman, dan penguatan pass band. Tetapi yang harus diperhatikan adalah R1, R2, C1, C2, Rf dan Ri. Jika salah satu dari komponen tersebut dirubah, maka akan mengakibatkan ketiga parameter di atas juga berubah. Banyak sekali kombinasi dari komponen-komponen akan menghasilkan performa yang sama. Salah satu cara yang mudah untuk membuat persetujuan untuk mengatasi interaksi kekacauan adalah dengan penguatan filter Sallen-Key. Untuk rumus frekuensi cut off adalah :
fo
1 2 R C1.C 2
C2
Vin
Vo
Pita Lewat
R2
(1)
Dalam Gambar 3 menyatakan rangkaian low pass filter Sallen-Key dengan dipasang komponen Rf dan Ri yang berfungsi sebagai penguat tegangan output. Keuntungan dengan menggunakan konfigurasi Sallen-Key memberikan kemudahan pada perancangan, karena dapat ditetapkan komponen resistor dan kapasitor yang dipasang pada rangkaian dengan nilai yang sama.
VDD
M3 ID3
ID4
ID1
ID2
M4 Iout Vout
VG1
M1
M2
VG2
M5
VGG VSS
Gambar 4. Penguat Diferensial MOS Dengan Beban Cermin Arus E-13
Prosiding SENTIA 2009 – Politeknik Negeri Malang
Gambar 4 merupakan konfigurasi yang banyak digunakan dalam rangkaian terintegrasi adalah dari penguat diferensial yang memakai cermin arus untuk membentuk transistor beban. Keuntungan konfigurasi ini, sinyal keluaran diferensialnya dikonversikan menjadi sinyal keluaran tunggal tanpa memerlukan komponen tambahan. Tegangan atau arus keluaran diambil dari drain M2 dan M4. Saat tegangan diferensial VID diberikan pada gate-gate transistor masukan sebesar VID/2 maka setengahnya diberikan pada gate-source M2. hasilnya akan menaikkan ID1 dan menurunkan ID2 dengan besar yang sama, ∆I. ∆I yang menaikkan ID1 dicerminkan melalui M3 – M4 sebagai kenaikan ∆I pada ID4 dan penurunan ∆I pada ID2, keluaran harus menaik arus 2 ∆I.
Rb =
=
(3)
1 6,91 .10
4
= 1447 Ω ≈
1,5 kΩ
Disipasi daya = I5 (VDD – VSS) (4) = 5,46.10-4 (5 + 5) = 5,46 mW Perhitungan margin fasa adalah sebagai berikut : Margin fasa = 90° - arctan
GB f nd
(5)
5.10 6 = 90° - arctan = 65,5° 11 .10 6 Perhitungan penguatan frekuensi rendah adalah sebagai berikut :
3. PERANCANGAN RANGKAIAN Perancangan rangkaian pada penelitian ini diuraikan dalam Gambar 5, yang terdiri dari satu penguat operasional dengan beberapa komponen resistor, kapasitor dan satu sumber tegangan AC.
Ad = -
1 N.
K 2 .K 5 I 2 .I 5
P
1/ 2
1 54.10 5.21,85.10 =0,005.0,01 4,4.10 6.5,46.10
C1
R1
1 g m5
(6) 5
1/ 2
4
= -140000
R2
Sehingga Ad dalam satuan dB adalah :
C2
Vin
140000
Ad (dB) = 20 log
Rf
(7)
= 103 dB Ri
Perhitungan CMRR adalah sebagai berikut CMRR
Gambar 5. Rangkaian Low Pass Filter Sallen-Key Orde 2 dengan tipe Butterworth
Ac = Ra
M4 Rb
M1
V1
M2
M7
M8
Cc
Ad Ac
(8)
maka nilai Ac adalah sebagai berikut :
VDD
M3
= 20 log
1 2 P
K5 I5
(9)
M5
V2
1 21,85.10 5 = =31,63 2.0,01 5,46.10 4
Vo
140000 73 dB 31,63 Ad PSRR = 20 log Ap 140000 = 20 log = 103 dB 1
M6
CMRR = 20 log Vss
Gambar 6. Rangkaian Setara Penguat CMOS 2 Tingkat Dari perhitungan gm3 = gm4, maka nilai Ra dapat dicari, yaitu Ra =
1 g m3
1 = 1,018 .10
(2)
(11)
Untuk impedansi keluaran dihitung sebagai berikut : Rout
4
(10)
= 9823 Ω ≈ 9,8 kΩ
1 g m3
gm4
=
1 2.(1,018 .10 4 )
= 4912 Ω ≈ 5 kΩ
Untuk mencari nilai Rb didapat dari persamaan berikut ini: E-14
(12)
Prosiding SENTIA 2009 – Politeknik Negeri Malang
Pada perancangan filter low pass ini, dihitung nilai R dan C nya saja. Karena pada filter ini frekuensi cutt off nya dapat dirubah-rubah, maka nilai R dan C pada rangkaian filter juga berubahubah, sehingga penulis meletakkan komponen R dan C di luar rancangan IC (eksternal). Spesifikasi rangkaian filter yang dirancang adalah sebagai berikut :
4. HASIL DAN PEMBAHASAN Untuk mengetahui kebenaran hasil perencanaan, ukuran divais dan nilai komponen R dan C yang diperoleh dari perhitungan secara manual, hasil perhitungan ini disimulasikan dengan menggunakan program PSPICE, bila hasil simulasi tidak sesuai, maka ukuran divais transistor harus diubah.
Frekuensi cut off = 0,1Hz – 50 KHz Kemiringan
= -40 dB/dekade
Jenis = Filter aktif low pass Butterworth Konfigurasi = Sallen Key equal component Penguat kerja = Penguat CMOS dua tingkat C2
+5 V
Ra Rb R1
Gambar 8. Grafik penguatan mode diferensial Ad
Cc Vout
R2 Rf
Vin
C1
V1
V2
Ad (dB) = 20 log
Ri
Vout Vin
(15)
= 20 log 5432 = 74,69 dB
-5 V
Gambar 7. Rangkaian Setara Filter Low Pass SallenKey Orde 2
Konfigurasi penguatan mode bersama
Gambar 7 menyatakan rangkaian filter low pass, yang terdiri dari satu rangkaian penguat CMOS dua tingkat, 4 resistor dan 2 kapasitor. Karena nilai-nilai komponen filter low pass Sallen-Key semua sama, maka : R1 = R2 = R ; C1 = C2 = C Frekuensi cut off pada perancangan ini dapat dirubah-rubah antara 0,1 Hz sampai 50 kHz, sehingga nilai komponen R dan C berubah-ubah sesuai dengan berubahnya frekuensi cut off filter low pass. Diketahui :
Gambar 9. Grafik penguatan mode bersama Ac (dB)
fO = 0,1 Hz ; C = 47 μF
Dari analisis simulasi mode diferensial, diperoleh penguatan mode diferensial, diperoleh penguatan mode diferensial Ad (dB) = 74,69 dB, yang merupakan perbandingan antara tegangan keluaran terhadap tegangan masukkan. Sedangkan dari analisis simulasi mode bersama dalam Gambar 5.5, perbandingan antara tegangan keluaran di titik 5 terhadap tegangan masukkan di titik 7 adalah 0,774, sehingga kalau dihitung didapatkan :
Sehingga nilai komponen R adalah : fO =
1 2 .R C1.C2
(13)
R = 33879 Ω Pada perancangan rangkaian filter low pass tipe Sallen-Key orde 2 yang perlu diperhatikan adalah resistor dan kapasitor dengan ukuran sama harus digunakan pada daerah frekuensi yang ditentukan. Besarnya penguatan harus dijaga agar di bawah 3, jika penguatan lebih dari 3 filter menjadi tidak stabil dan berosilasi. Maka dari itu penguatan dipilih 2. Ao = 2 ; Ao = 1 +
Rf Ri
Ac (dB) = 20 log
Vout Vin
(16)
= 20 log 0,774 = -2,22 dB Maka CMRR dapat dihitung :
(14)
CMRR = 20 log
Ad Ac
= Ad (dB) – Ac (dB) = 74,69 dB – ( - 2,22 dB) = 76,91 dB
Rf = Ri = 80 kΩ
E-15
(17)
Prosiding SENTIA 2009 – Politeknik Negeri Malang
Konfigurasi PSRR Penguat CMOS Dua Tingkat
Konfigurasi untuk simulasi Gain Bandwidth dan Margin fasa φ = 180° – 125,119° = 54,881°
Gambar 10. Grafik hasil simulasi PSRR positip Dalam Gambar 10, grafik menunjukkan hasil perbandingan pada tegangan keluaran di titik 5 dengan tegangan VDP pada titik 11 adalah 0,04761, maka : Ap+ (dB) = 20 log
Vout VDP
Gambar 12. Grafik hasil simulasi gain bandwidth dan margin fasa
(18) Simulasi Rangkaian Filter Low Pass
= 20 log 0,04761 = -26,45 dB Sehingga nilai PSRR positip adalah sebagai berikut : PSRR positip = Ad (dB) – AP+ (dB) (19) = 74,69 dB – ( - 26,45 dB) = 101,14 dB Konfigurasi Untuk Simulasi Slew Rate Untuk mengetahui slew rate dari suatu penguat kerja ada dua macam, yaitu slew rate pada saat tegangan keluaran berubah naik dan slew rate pada tegangan keluaran berubah turun. konfigurasi rangkaian simulasi slew rate adalah sebagai berikut :
Gambar 13. Grafik magnituda penguatan tegangan dan sudut fase saat fo = 0,1 Hz
Vmaks V min (20) t 4,0612 ( 4,9120 ) = 1,2.10 6
slew rate positip =
Tabel 1. Hasil simulasi rangkaian penguat CMOS dua tingkat Parameter Spesifikasi Hasil simulasi Ad 103 dB 74,69 dB GB 5 MHz 9,38 MHz SR (slew rate) 2 V/μs 7,47 V/μs CMRR 73 dB 76,91 dB PSRR 103 dB 101,14 dB Disipasi daya 5,46 mW 6,99 mV Margin fasa 65,5° 54,88° Rin ~ 1020 Ω Rout 5000 Ω 6350 Ω
= 7,47 V/μs
Gambar 11. Grafik hasil simulasi slew rate positip
E-16
Prosiding SENTIA 2009 – Politeknik Negeri Malang
V2
Gnd
V1
VDD
Vout
VSS
DAFTAR PUSTAKA Darmawansyah, Agung. 2003, Implementasi Teknologi Hibrid Film Tebal Pada Rangkaian Filter High Pass Butterworth Orde-2, Tesis UGM, Yogyakarta Elmunsyah, Hakkun. 1994, Perancangan Penguat Kerja CMOS Untuk Beban Resistansi Rendah, Penelitian Elektro Unibraw, Malang Febiandari, Riska. 1999. Low Pass Filter Aktif Dengan Teknologi Hibrida Film Tebal, Penelitian Elektro Unibraw, Malang Geiger, L Randall. Allen, E Phillip. Strader, R Noel. 1990. VLSI Design Techniques For Analog And Digital Circuits, McGraw-Hill Inc, Singapore Gregorian, Roubik. Temes, C Gabor. 1986. Analog MOS Integrated Circuits For Signal Processing, John Wiley & Sons, New York Hodges, David. Jackson, Horace. 1987. Analisis Dan Desain Rangkaian Terpadu Digital. Erlangga, Jakarta Julius, M. 1990, Perancangan Dan Pembuatan Penguat Diferensial NMOS, Tesis Elektro ITB, Bandung Laker, R Kenneth. Sansen, MC Willy. 1994. Design Of Analog Integrated Circuits And System, McGraw-Hill, Singapore Mo Kang, Sung. Lebiebici, Yusuf. 1996, CMOS Digital Integrated Circuits Analysis And Design, McGraw-Hill Inc, United States
Gambar 14. Layout IC Low Pass Filter 5. KESIMPULAN Perancangan IC CMOS low pass filter Sallen-Key orde dua dengan Microwind menunjukkan unjuk kerja yang baik. Bila dibandingkan dengan hasil perancangan didapatkan % kesalahan dengan hasil perhitungan dibawah 10% untuk parameter penguatan frekuensi rendah, gain bandwidth, Rin. Untuk parameter PSRR ayunan tegangan keluaran dan Rout menghasilkan % kesalahan di atas 20%. Bila dibandingkan dengan IC dipasaran (MAX 270), IC hasil perancangan ini memiliki keunggulan pada besarnya frekuensi cut off 0,1 Hz – 50 KHz, gain bandwidth op-amp 9,38 Mhz, ayunan tegangan keluaran -5 V s/d 4,8 Vdan CMRR 76,91 dB. Luas lay out rangkaian adalah 124,56 μm 90 μm.
E-17
