Principy c py poč počítačů tačů aa operačních systémů
Číslicové systémy
SWI120 ZS 2010/2011
Literatura http://www.play‐hookey.com/digital/
SWI120 ZS 2010/2011
Digitální počítač Dnes obvykle binární elektronický …
2 úrovně napětí, 2 logické hodnoty vysoká/nízká true/false 1/0 vysoká/nízká, true/false, 1/0
…ale jsou i jiné možnosti
dekadický, ternární dekadický ternární analogový, hybridní ...
… i technologie g
mechanický, hydraulický, …
SWI120 ZS 2010/2011
Číslicové systémy (1) Kombinační obvody
funkce logických proměnných výstup závisí pouze na aktuálním vstupu (nemá paměť)
Jednoduché funkční bloky
multiplexory, demultiplexory kodéry, dekodéry y, y
Složitější funkční bloky
části ALU, …
SWI120 ZS 2010/2011
Číslicové systémy (2) Sekvenční obvody
kombinační obvody + paměťové prvky
paměťové prvky udržují stav p p y j vstup a aktuální stav určuje výstup a následující stav Paměťový prvek 1
Kombinační obvod
synchronní/asynchronní
způsob a okamžik změny stavu ů ob ok žik ě t
Paměťový prvek 2
SWI120 ZS 2010/2011
Číslicové systémy (3) Synchronní sekvenční obvody
hodinový signál synchronizuje změny stavu
náběžná/sestupná hrana, perioda p ,p
Hodinový signál
změna stavu během jednoho cyklu Paměťový prvek
Kombinační obvod
SWI120 ZS 2010/2011
Číslicové systémy (4) Booleova algebra
algebraický zápis logických výrazů manipulace s výrazy axiomy , zákony, pravidla
Asociativita distributivita komutativita Asociativita, distributivita, komutativita, …
SWI120 ZS 2010/2011
Číslicové systémy (4) Logické obvody
realizace logických funkcí hradla realizující základní funkce
A
B
A+B
A B
A∙B
Hradla realizující ovozené funkce
B
A
A
A
NOT, OR, AND
NOR, NAND, XOR A+B
A B
A∙B
A B
A⊕B
SWI120 ZS 2010/2011
Číslicové systémy (5) Praktická realizace
Booleova algebra
signály=proměnné, hradla=operátory g y p , p y teoreticky stačí NOT + 1 základní operace
pouze hradla NAND/NOR
NAND/NOR zahrnuje negaci závisí na technologií výroby
SWI120 ZS 2010/2011
Logická realizace součtu (1) Poloviční sčítačka
součet dvou 1‐bitových čísel
vstupy: operand a, operand b py p , p výstupy: součet s, přenos c
a 0 0 1 1
b 0 1 0 1
s 0 1 1 0
c 0 0 0 1
a 0 0 1 1
b 0 1 0 1
XOR 0 1 1 0
AND 0 0 0 1
bez přenosu z nižšího řádu součet jako logická funkce
s = a XOR b XOR b c = a AND b
SWI120 ZS 2010/2011
Logická realizace součtu (2 Logická realizace součtu (2) Poloviční sčítačka
funkční blok a
c
logický obvod a
b
½ ∑
AND XOR
s
c
b
½ ∑
s
SWI120 ZS 2010/2011
Logická realizace součtu (3) Úplná sčítačka
součet čísel a přenosu z nižšího řádu
3 3 vstupy: čísla a, b, přenos z nižšího řádu c py , ,p i 2 výstupy: součet s, přenos do vyššího řádu co
realizuje součet tří čísel
s = a + b + ci = (a + b) + ci přenosy vznikají při obou součtech
ci 0 0 0 0 1 1 1 1
a 0 0 1 1 0 0 1 1
b 0 1 0 1 0 1 0 1
s 0 1 1 0 1 0 0 1
co 0 0 0 1 0 1 1 1
SWI120 ZS 2010/2011
Logická realizace součtu (4) Úplná sčítačka
(a + b) s1 = a XOR b c1 = a AND b
a 0 0 1 1
b 0 1 0 1
s1 0 1 1 0
c1 0 0 0 1
(a + b) + ci s = s1 XOR ci c2 = s 1 AND c AND i
ci 0 0 1 1
s1 0 1 0 1
s 0 1 1 0
c2 0 0 0 1
výsledný přenos c = c1 OR c2
ci 0 0 0 0 1 1 1 1
a 0 0 1 1 0 0 1 1
c1 0 0 1 1
c2 0 1 0 1
co 0 1 1 1
b 0 1 0 1 0 1 0 1
s 0 1 1 0 1 0 0 1
co 0 0 0 1 0 1 1 1
SWI120 ZS 2010/2011
Logická realizace součtu (5) Úplná sčítačka
a
co
a
funkční blok b
∑
c1
ci
s
vnitřní struktura
co
b
½ ∑
OR
ci
c2 ∑
½ ∑
s
SWI120 ZS 2010/2011
Logická realizace součtu (6) a
Úplná sčítačka
logický obvod
AND XOR R
co
c1
b
OR
c2
ci
AND XO OR
∑
s
SWI120 ZS 2010/2011
Logická realizace součtu (7 Logická realizace součtu (7) Sčítačka dvou n‐bitových čísel
a
funkční blok
b add
vnitřní struktura
c
s
an‐1 bn‐1
a1 b1
a0 b0
∑
∑
∑
n‐bit ∑
sn‐1
s1
s0
0
SWI120 ZS 2010/2011
Logická realizace rozdílu 2‐bitová sčítačka/odčítačka a1 ⊕ 0 1 1 0
b0 SUB
c
XOR
b 0 1 0 1
a0
XOR
a 0 0 1 1
b1
∑
∑ 2‐bit ∑
s1
s0
SWI120 ZS 2010/2011
Paměťové prvky (1 Paměťové prvky (1) Klopný obvod typu R‐S (latch) S
Q
Q
R ¬R 0 0 1 1
R
¬S 0 1 0 1
Qn ¬Qn ? ? 0 1 1 0 Qn‐1 ¬Qn‐1
NAND 1 1 1 0
Q
Q
S a 0 0 1 1
b 0 1 0 1
NOR 1 0 0 0
R 0 0 1 1
S 0 1 0 1
Qn ¬Qn Qn‐1 ¬Qn‐1 1 0 0 1 ? ?
SWI120 ZS 2010/2011
Paměťové prvky (2 Paměťové prvky (2) Složitější klopné obvody
R‐S s hodinovým vstupem (clocked R‐S latch) R S master/slave (R S flip flop) R‐S master/slave (R‐S flip‐flop) J‐K master/slave (J‐K flip‐flop)
umí invertovat vlastní stav
Odvozené obvody a značení
D latch, D flip‐flop, T flip‐flop S
Q
J
Q
D
Q
Q T
R ¬Q Q
K ¬Q Q
¬Q Q
¬Q Q
SWI120 ZS 2010/2011
Paměťové prvky (3 Paměťové prvky (3) n‐bitový registr
blok klopných obvodů typu D řízených stejným g hodinovým signálem vstupy: data dn‐1 ... d0, hodiny clk, výstupy: data qn‐1 ... q q0
Posuvný registr 0
CLK
D
Q
D
Q
D
Q
D
Q
SWI120 ZS 2010/2011
Logická realizace násobení (1) 32‐bitová sekvenční násobička A
32‐bit ∑ 32‐bit ∑
Shift Ri ht Shift Right Write 64‐bit A×B
Control Test
SWI120 ZS 2010/2011
Logická realizace násobení (2) A∙b31
A∙b2
A∙b1
A∙b0
32‐bit ∑
32‐bit ∑
p63‐32
32‐bit ∑
p31
p2
p1
p0
SWI120 ZS 2010/2011
Logická realizace dělení 32‐bitová sekvenční dělička B
32‐bit ∑ 32‐bit ∑
Shift Ri ht Shift Right Shift Left Write A mod B
64‐bit
A div B
Control Test
SWI120 ZS 2010/2011
Aritmeticko‐‐logická jednotka Aritmeticko Vstupy
operandy operace: sčítání, odčítání, násobení, ..., porovnání
Výstupy
příznaky: přenos, nulový výsledek výsledek ý
operand B
operand A
příznakyy p
ALU
výsledek
operace p
