MOS Transistor
Jan Genoe KHLim
MOS transistor Jan Genoe KHLim
In dit hoofdstuk bespreken we de MOS transistor, veruit de belangrijkste component in de hedendaagse elektronica.
Versie: woensdag 7 maart 2001
1
MOS Transistor
Jan Genoe KHLim
MOS transistor isolator gate n
p
source
gate n
p
p
n
drain NMOS
PMOS
een kanaal van ladingsdragers tussen de drain en de source wordt bekomen als de gate spanning nMOS minstens VT hoger
pMOS minstens VT lager
dan de spanning aan de source MOS transistor
Jan Genoe KHLim
De MOS transistor bestaat uit een gate gemaakt uit polykristallijn Si (afgekorte poly) die neergelegd wordt boven op een heel dun oxide dat op het Si neergelegd is. Daarnaast zijn er source en een drain gebieden geïmplanteerd die aan de hand van een pn-junctie gescheiden zijn van de bulk. Wanneer we een spanning aanleggen aan de gate, moeten we eerst zorgen dat ladingsdragers van de bulk, die van een tegengesteld type zijn dan de gewenste ladingsdragers, voldoende ver van onder de gate verdwijnen. Vervolgens trekken we met de gate ladingsdragers uit de source aan die een kanaal gaan vormen onder de gate. Hoe hoger de spanning aan de gate, hoe meer ladingsdragers in het kanaal. Voor een nMOS transistor hebben we een positieve spanning nodig aan de gate, omdat het kanaal uit elektronen bestaat (=negatieve ladingsdragers). Bovendien moet die spanning groter zijn dan de spanning aan de source plus de drempelspanning VT. Voor een pMOS transistor hebben we een negatieve spanning nodig aan de gate, omdat het kanaal uit gaten bestaat (=positieve ladingsdragers). Bovendien moet die spanning kleiner zijn dan de spanning aan de source min de drempelspanning VT.
Versie: woensdag 7 maart 2001
2
MOS Transistor
Jan Genoe KHLim
Eerst bekijken we een dwarsdoorsnede van een nMOS met 0
VT>0 en VDS=VSB=0 V. Hoe meer we de gate spanning verder laten toenemen, hoe meer lading we in het kanaal bekomen.
Versie: woensdag 7 maart 2001
3
MOS Transistor
Jan Genoe KHLim
Realistische voorstelling van een MOS transistor gate
W source
drain
L
MOS transistor
Jan Genoe KHLim
In de praktijk kunnen we de gate niet perfect naast de source leggen, omdat perfectie niet bestaat. We kunnen die perfectie wel altijd beter en beter proberen te benaderen. Dit maakt deel uit van de constante technologische evolutie. We kunnen ons niet permitteren dat er een onderbreking in het kanaal is. Dus zal er in de praktijk steeds een overlap zijn tussen de gate en de source en ook tussen de gate en de drain. Van de andere kant mag de dopering ook niet zo ver onder de gate diffunderen dat er een kortsluiting zou kunnen ontstaan tussen drain en source.
Versie: woensdag 7 maart 2001
4
MOS Transistor
Jan Genoe KHLim
Symbolen MOS transistors
n-kanaal MOSFET
p-kanaal MOSFET
MOS transistor
Jan Genoe KHLim
In het symbool van de MOS transistor wordt zeer goed aangegeven dat de gate een condensator is die moet opgeladen worden. Voor de rest zijn er een aantal alternatieven in gebruik. De symbolen aan de linkerkant, zowel voor de nMOS als voor de pMOS geven goed aan dat de source, de drain en ook het kanaal, als het er is, een PN junctie vormen met de bulk. De richting van de pijl geven weer de richting van de pn-diode aan. Dit symbool is nuttig wanneer we aan de transistor een bulkspanning opleggen die niet de normale waarde is (voeding voor de pMOS of grond voor de nMOS). Het komt ook wel voor, als variatie op dit symbool, dat de pijl aan de kant van de source is getekend. De symbolen aan de rechterkant zijn veel eenvoudiger en laten dus toe veel sneller een schema te tekenen. Hierbij veronderstellen we dat het bulkcontact steeds de grond is voor de nMOS en de voeding voor de pMOS. Het bolletje aan de gate van de pMOS wordt in de elektronica vaak gebruikt om een inversie van een signaal aan te duiden, en het geeft hier aan dat de transistor in geleiding is als de spanning aan de gate laag is.
Versie: woensdag 7 maart 2001
5
MOS Transistor
Jan Genoe KHLim
pMOS en nMOS transistor gecombineerd
MOS transistor
Jan Genoe KHLim
Een pMOS transistor ligt op een n-type substraat en een nMOS transistor ligt op een p-type substraat. Wanneer we een pMOS transistor en een nMOS transistor willen combineren op eenzelfde IC, moeten we een well voorzien, dit is een gebied met een andere bulk dopering. Zo kunnen we bijvoorbeeld vertrekken van een p-type substraat en een n-well voorzien overal waar we pMOS transistors moeten hebben. Dit is hierboven aangegeven. Anderzijds zouden we ook van een n-type substraat kunnen vertrekken en een p-well voorzien om nMOS transistors in te plaatsen. Tenslotte kunnen we ook van een ongedopeerde Si wafer vertrekken en zowel een n-well als een p-well voorzien. Dit noemen we het twin-well proces. Op deze figuur zijn er wel geen bulk contacten voorzien. Het is niet echt nodig dat elke transistor zijn eigen bulk contact heeft. Het spreekt vanzelf dat elke well minstens een bulk contact heeft. In de praktijk zullen we er echter meer voorzien om de weerstand naar de bulk te minimaliseren. Omwille van het gebruik van een well, is het handig alle nMOS transistors van een schakeling te groeperen aan een kant en de pMOS transistors aan de andere kant van de schakeling. Dit gebeurt in het ontwerpen van CMOS schakelingen automatisch. P.S. CMOS = Complementary MOS: een schakeling waar de nMOS transistors complementair zijn aan de pMOS transistors
Versie: woensdag 7 maart 2001
6
MOS Transistor
Jan Genoe KHLim
Wat is drain en source bij de MOS ? • De structuur van de drain verschilt niet van de source • Bij de nMOS is de drain altijd op een hogere spanning dan de source • Bij de pMOS is de drain altijd op een lagere spanning dan de source
Source(S) pMOS Gate(G)
Bulk(B)
Drain(D)
nMOS
Drain(D)
Gate(G)
gate
Bulk(B)
bulk isolator
Source(S)
source
drain
MOS transistor
Jan Genoe KHLim
De namen van source en drain zijn enkel maar gekozen om de componenten theoretisch te kunnen beschrijven. In de praktijk is de structuur volledig symmetrisch wat betreft source en drain. De source is steeds de bron van de ladingsdragers. Bij de pMOS gaan de gaten van hoge naar lage spanning. De source bij de pMOS is dus de kant van de hoogste spanning. Bij de nMOS gaan de elektronen van de lage naar de hoge spanning. De bron of de source van een nMOS is dus de kant van de laagste spanning.
Versie: woensdag 7 maart 2001
7
MOS Transistor
Jan Genoe KHLim
Drempelspanning VT Source(S)
• Is afhankelijk van
pMOS
– Het werkfunctieverschil tussen gate en bulk – De oxide lading – De oppervlakte potentiaal voor sterke inversie – De depletielading
Gate(G)
Drain(D)
• Enkel de depletielading is afhankelijk van VBS • Daarom is normaal VBS vast (0)
VT = VT 0 ± γ
( 2φ
F
− VBS − 2 φ F
Bulk(B)
nMOS
Drain(D)
Gate(G)
)
Bulk(B)
Source(S)
+ voor de nMOS; - voor de pMOS MOS transistor
Jan Genoe KHLim
De drempelspanning VT, dit is de gate-source spanning vanaf dewelke er een kanaal wordt gevormd, hangt ook af van de spanning van de bulk. Meestal is de spanning van de bulk gelijk aan de spanning van de source en kunnen we dus werken met een constante waarde voor VT. Dit is echter niet altijd het geval. In de gevallen dat dat niet het geval is moet de drempelspanning VT aangepast worden volgens de bovenstaande formule.
Versie: woensdag 7 maart 2001
8
MOS Transistor
Jan Genoe KHLim
Stroom in het lineaire gebied
I DSlin
I
W = 2K ′ L
DS
2 VDS ( ) V V V − − T DS GS 2
• Als VDS zeer klein is, is het gedrag resistief
VGS,3
line air
saturatie
VGS,2 VGS,1 VT MOS transistor
VDS Jan Genoe KHLim
In de grafiek hierboven wordt de source-drain stroom uitgedrukt in functie van de drain-source spanning, en dit voor verschillende waarden van VGS. Wanneer VGS gelijk is of kleiner dan VT, loopt er zo goed als geen stroom, wat aangegeven is door een curve op de nullijn. Wanneer VGS groter wordt, bekomen we een steeds hoger gelegen grafiek. In de stroom-spanningskarakteristieken van de MOS transistor kunnen we 2 gebieden onderscheiden: • Een lineair gebied waar de stroom voor kleine VDS spanningen lineair toeneemt met VDS. VGS-VT bepaalt hier direct de geleidbaarheid van de component. Bij een verdere toename van VDS wordt de kwadratische term in de stroom steeds belangrijker. • Vanaf een bepaald moment wordt de curve berekend volgens de bovenstaande vergelijking helemaal vlak. Vanaf dat moment verliest de formule voor het lineaire gebied zijn geldigheid en blijft de stroom in eerste benadering constant.
Versie: woensdag 7 maart 2001
9
MOS Transistor
Jan Genoe KHLim
Grens lineair saturatie
VDS sat = (VGS − VT )
• Zolang de source-drain spanning kleiner is dan de saturatie spanning zitten we in het lineaire gebied • Bij een hogere source-drain spanning hebben we het saturatie gebied.
MOS transistor
Jan Genoe KHLim
De overgang van het lineaire naar het saturatiegebied kunnen we gemakkelijk bepalen aan de hand van de formule van het lineaire gebied. Als we deze formule afleiden naar VDS en we bepalen de waarde waarvoor dat deze afgeleide 0 is vinden we de bovenstaande uitdrukking voor VDS.
Versie: woensdag 7 maart 2001
10
MOS Transistor
Jan Genoe KHLim
Stroom in het saturatie gebied • Stroom is onafhankelijk van de Drain-Source spanning • Stroom loopt kwadratisch met de Gate-Source spanning • De bulk spanning verschuift de VT IDS
I DS sat
W 2 = K ′ (VGS − VT ) L
VBS=0
VBS>>0
VGS MOS transistor
Jan Genoe KHLim
De formule voor de stroom in het saturatie gebied kunnen we dan afleiden door de VDS waarde die de grens vormt tussen het lineaire en het saturatie gebied in te vullen in de formule van het lineaire gebied. We bekomen, zoals hierboven zichtbaar is een formule die onafhankelijk is van VDS. Het heeft dan ook veel meer zin deze formule te tekenen in functie van VGS dan in functie van VDS. We moeten er wel bij opmerken dat de dan bekomen curve geldig is voor VBS=0. Wanneer we een andere VBS verandert VT en dus ook de bekomen curve.
Versie: woensdag 7 maart 2001
11
MOS Transistor
Jan Genoe KHLim
Correctie in het saturatiegebied (korte kanalen) I
DS
line air
saturatie
VGS,3
VGS,2 VGS,1 VT
I DS sat = K ′ MOS transistor
VDS
W (VGS − VT )2 (1 + λVDS ) L Jan Genoe KHLim
De hiervoor beschreven formules houden echter geen rekening met een aantal effecten die verbonden zijn met het steeds korter worden van het kanaal. Hierdoor krijgt de stroom in het saturatiegebied toch ook een zekere afhankelijkheid van de source-drain spanning. We brengen dit in het model in door een factor λ.
Versie: woensdag 7 maart 2001
12
MOS Transistor
Jan Genoe KHLim
Early spanning - Output weerstand
VE =
ro =
1
λI DS
sat
1 λL
Typisch tussen 4 V/µmL en 7 V/µmL, afhankelijk van de dopering van het substraat
V L = E I DS sat
Kies dus een langere gate lengte voor een grote output weerstand, bv voor een stroombron
MOS transistor
Jan Genoe KHLim
Het gevolg van de factor λ is dat we de transistor in het verzadigingsgebied niet kunnen beschouwen als een constante stroombron, maar dat we deze transistor moeten beschouwen als een stroombron met uitgangsweerstand. Deze kleinsignaal weerstandswaarde kunnen we bepalen door de drain-source stroom af te leiden naar de drain-source spanning.
Versie: woensdag 7 maart 2001
13
MOS Transistor
Jan Genoe KHLim
Gate capaciteiten van de MOS (laagfrequent)
Cox = ε ox
W ⋅L t ox
Lineair gebied
Saturatie
CGS = CGS overlap + 12 Cox
CGS = CGS overlap + 23 Cox
CGD = CGDoverlap + 12 C ox
CGD = CGDoverlap
VS
VG
MOS transistor
Versie: woensdag 7 maart 2001
VD
VS
VG
VD
Jan Genoe KHLim
14
MOS Transistor
Jan Genoe KHLim
Capaciteiten in functie van de VGS
Gate-to-bulk
Cg + Cgbo
Cg = W eff × Leff × Cox Gate-to-source
2/3 Cg + Cgso 1/2 Cg + Cgbo
Gate-to-drain
Cgdo , Cgso Cgbo Off
MOS transistor
Versie: woensdag 7 maart 2001
Saturated
Active or linear
Jan Genoe KHLim
15
MOS Transistor
Jan Genoe KHLim
MOSFET model • Serie weerstanden van de source en drain • Capaciteiten tussen gate, source, drain en bulk • Diodes tussen bulk en source en drain • Een stroom die bepaald wordt door VGS en VDS
D
RD CGD
CBD - VBD +
G
iD
B - VBS +
CGS
CBS
CGB RS
S
MOS transistor
Versie: woensdag 7 maart 2001
Jan Genoe KHLim
16
MOS Transistor
Jan Genoe KHLim
Spice implementatie M <source knoop> <model naam> + [L=<waarde>] [W=<waarde>] Oppervlakte (area) drain /source + [AD=<waarde>] [AS=<waarde>] Omtrek (perimeter) drain /source + [PD=<waarde>] [PS=<waarde>] + [NRD=<waarde>] [NRS=<waarde>] [NRG=<waarde>] [NRB=<waarde>] + [RDC=<waarde>] [RSC=<waarde>] Aantal vierkante voor de weerstand van drain/source/gate/ bulk + [M=<waarde>]
• Voorbeelden
contactweerstand van drain/source
M1 14 2 13 0 PNOM L=25u W=12u Vermenigvuldigingsfactor (meerdere M13 15 3 0 0 PSTRONG devices in parallel M16 17 3 0 0 PSTRONG M=2 M28 0 2 100 100 NWEAK L=33u W=12u + AD=288p AS=288p PD=60u PS=60u NRD=14 NRS=24 NRG=10
• Model vorm .MODEL < model naam> NMOS [ model parameters] .MODEL < model naam> PMOS [ model parameters] MOS transistor
Versie: woensdag 7 maart 2001
Jan Genoe KHLim
17
MOS Transistor
Jan Genoe KHLim
Spice MOS modellen
• Er bestaan enorm veel MOS modellen. Er worden steeds nieuwe modellen opgesteld (met nieuwe parameters) om een betere beschrijving van de evoluerende technologie te bekomen. – korte kanaal effecten, snelle oppervlakte toestanden, verzadiging van de elektronensnelheid, …
• Wat we hierboven beschreven komt overeen met het “LEVEL=1” model – Kies voor de eerste simulatie dit model, dan zal de rekentijd het korst zijn – Kies het model dat het best overeen komt met de specificaties van de fabrikant voor de uiteindelijke simulatie.
MOS transistor
Versie: woensdag 7 maart 2001
Jan Genoe KHLim
18
