Logické funkce a obvody, zobrazení výstupů Digitální obvody (na rozdíl od analogových) využívají jen dvě napěťové úrovně, vyjádřené stavy logické nuly a logické jedničky. Je na nich založeno hodně elektronických výrobků, hlavně počítače. Vyrábí se v řadách jednoduchých čipů (logická hradla, čítače, paměti, komparátory, AD/DA převodníky apod.), které se dají snadno sestavovat dohromady, aby plnily složitější úkony. Pro ještě složitější použití lze (za řádově stovky korun) koupit malé, jednočipové programovatelné počítače - mikrokontrolery, nebo použít speciální integrovaný obvod - programovatelné hradlové pole.
Binární čísla Hodnoty se zde vyjadřují jako čísla v dvojkové soustavě. Ta obsahuje pouze dva symboly - 0 a 1. Kombinací nul a jedniček pak získáme číslo v binárním formátu. Desítkové číslo 1 je v binárním formátu "1", 2 je "10", 3 je "11", 4 je "100" a 5 je "101". Dále například 8 je v binárním formátu "1000", 33 je "100001", 100 je "1100100" atd. V případech, kdy třeba chceme číslo zobrazit na desítkovém LCD displeji, používá se BCD formát podobný desítkovému zápisu, v němž jsou jednotlivé číslice vyjádřeny jako 8bitové (nebo 4bitové u zhuštěného BCD) binární číslo. Desítkové číslo 1238 je ve zhuštěném BCD formátu "0001 0010 0011 1000". V přiložených příkladech jsou ukázky postupů při převodu binárního čísla na dekadické a naopak.
Technologie logických integrovaných obvodů V závislosti na vnitřní stavbě rozlišujeme dvě hlavní používané technologie - TTL a CMOS. Obě řešení mají své základní varianty. Existují i různá vylepšení pro snížení spotřeby obvodů, nebo zvýšení rychlosti odezvy obvodu na změnu vstupního signálu.
TTL V technologii TTL se jako hlavního akčního prvku využívá bipolárního tranzistoru. Obvody se pak vyznačují vyšší spotřebou, ale i vyšší rychlostí zpracování signálu.
Napájecí napětí je 5 V. Signál o napětí 0-0,8 V na vstupu hradla je považován za logickou nulu. Napětí vyšším než 2 V na vstupu označuje logickou jedničku. Na výstupu hradla je logická nula reprezentována napětím 0-0,4 V a logická jednička napětím vyšším než 2,4 V. Horní hranice jedničky je pak dána napájecím napětím a vnitřním zapojením hradla. Typicky se jedná o 3,5 V. Rozdíly pásem pro logickou jedničku a nulu pak představují šumovou imunitu 0,4 V. Ta byla zavedena z důvodu zajištění funkčnosti obvodů v zarušeném prostředí. Rozmezí 0,8-2 V není definované jako logická úroveň proto je naším cílem zamezit těmto hodnotám. Rozšiřující varianty jsou pak L, S, LS, ALS.
CMOS Základem jsou tranzistory FET a MOSFET. Díky tomu mají mnohem nižší spotřebu než TTL, zvláště pak v ustáleném stavu. Nevýhodou bývá oproti TTL nižší rychlost zpracování signálu (zpoždění signálu je typicky 10 ns na NAND hradlo).
1
Napájecí napětí (Ucc) může být v rozmezí 5 až 15 V. U některých řad už i od 3,3 V. Za logickou nulu na vstupu je považován signál 0 až 0,3 Ucc a logickou jedničku vyšší než 0,7 Ucc. Na výstupu 0 V reprezentuje logickou nulu a napájecí napětí Ucc logickou jedničku. Rozšiřující varianty jsou pak HC, HCT, AC, ACT. Hradla CMOS obecně nejsou napěťově kompatibilní s TTL, tedy nelze připojovat výstup TTL na vstup CMOS. Pokud bychom toto požadovali, musíme použít obvod z řady T (HCT…).
HLL: High Level Logic = logika s velkou úrovní napětí
2
HNIL: High Noise Imunity Logic = logika s velkou odolností proti rušení
Rychlost, zatížitelnost a spotřeba logických obvodů Jsou zpracovány v následující tabulce formou přehledu parametrů u základních skupin.
Kombinační obvody Tyto obvody neobsahují žádnou zpětnou vazbu. Signál se šíří vždy ve směru od vstupu k výstupu. Kromě uživatelem navržených funkcí pro určité konkrétní zadání úlohy existují i hotová zapojení, která lze využít k jednoduššímu návrhu ještě složitějších zapojení.
Hradla:
Základní logické funkce:
Příklad zapojení logické funkce:
Výše uvedená hradla je pak možné propojovat do větších celků provádějících pokročilejší funkce. (Zabývá se tím booleovská algebra.) Pomocí hradel NAND nebo NOR lze realizovat jakoukoli kombinační logickou funkci.
Možná využití logických kombinačních obvodů
Multiplexor: jeho funkci je možné popsat jako přepínač signálu. Demultiplexor: obvod má opačnou funkci jako multiplexor. Jednobitová sčítačka: tento obvod dokáže sečíst dva bity (A) a (B) na vstupu. Výstupem je pak 1bitový výsledek (Y) a tzv. přenos do vyššího řádu (C). ABYC 0000 0110 1010 1101
převodník signálů z BCD kódu pro zobrazovací jednotky (sedmisegmentový, numerické, alfanumerické…) generátor parity komparátor vícebitových čísel
Obvody s pamětí (sekvenční) Zatímco kombinační obvody jako jsou hradla, mají výstup, který závisí jen na současném stavu vstupů, u sekvenčních obvodů hraje roli i předchozí stav. Základem sekvenčního obvodu je paměťová buňka (klopný obvod) s kapacitou jednoho bitu. Ta je schopna uchovat informaci typu 0 nebo 1. [1] Asynchronní sekvenční obvody – jsou takové, ve kterých působí změna vstupu okamžitě na výstup, zpoždění je dáno jen průchodem logickými členy. Asynchronní obvod může proto reagovat na podmět velmi rychle. V rozsáhlém logickém obvodu dochází však k různým hodnotám zpoždění, což může vést ke vzniku tzv. hazardních stavů – rušivých impulsů. Proto jsou složitá zapojení navrhována zásadně jako synchronní. [2] Synchronní sekvenční obvody – nemění stav na výstupu ihned po změně vstupů, ale až po změně dalšího signálu, zvaného taktovací, hodinový (clock) signál. Systém mění své hodnoty jen v definovaných okamžicích, daných hodinovým signálem, např. při jeho náběžné hraně. Teoreticky by se měly tedy měnit všechny výstupy současně, jsou – li ovšem řízeny stejným hodinovým signálem. Pozn.: Hodinový signál nemá nic společného s údajem o čase, jde o běžný obdélníkový průběh, ovšem s konstantním kmitočtem. Mezi obvyklé sekvenční obvody patří: a) klopné obvody b) registry c) čítače d) paměti e) mikroprocesory Složité sekvenční obvody typu mikroprocesoru se vyrábí v synchronním provedení. Klopné obvody: Monostabilní klopný obvod – má pouze jeden u stálený stav. Po aktivaci je výstup po určitou dobu v opačném, než ustáleném stavu. Lze jej využít např. pro časovače, ošetření zákmitů kontaktu apod. Bistabilní klopný obvod – má dva možné ustálené stavy. V libovolném z nich může zůstat libovolnou dobu. Lze jej proto využít například jako paměť, tvoří i základ složitých sekvenčních obvodů – čítače apod. Nejčastěji se setkáváme s typy RS,RST,D,JK,ať již v podobě integrovaného obvodu či bloku v programovacím schématu automatu PLC. Úkolem bistabilního KO je zaznamenat přítomnost přechodné informace a uchovat tento stav, i když informace ze vstupu zmizí. Astabilní klopný obvod – nemá ustálený stav, jeho výstup se stále přepíná mezi logickou jedničkou a nulou (H/L). Lze jej proto využít jako generátor obdélníkového signálu, např. jako zdroj hodinového kmitočtu. Klopný obvod RS – má v asynchronním provedení dva vstupy (R-S) a obvykle i dva výstupy (Q-Q). Vstup R (reset, nulování) slouží k uvedení výstupu Q do stavu logické nuly L. Vstup S (set, nastavení) uvede výstup Q do stavu logické jedničky. RS-klopný obvod má nastavovací vstup a nulovací vstup. Napěťové úrovně na výstupech jsou komplementární (opačné). Klopný RS-obvod se může při souhlasném buzení obou vstupů dostat do neurčitého stavu Činnost klopného obvodu (nebo jiného logického sekvenčního obvodu) může být popsána pravdivostní tabulkou nebo časovým diagramem synchronních logických signálů. V pravdivostní tabulce mohou být namísto hodnot H a L hodnoty 1 a 0. Tabulku lze prakticky získat pomocí LED. Diagram synchronních signálů lze pozorovat na obrazovce vícekanálového (běžně 8kanálového) logického analyzátoru. Logické analyzátory jsou buď samostatné přístroje, nebo jsou vestavěny v moderních osciloskopech (většinou již s plochou obrazovkou LCD).
Klopný obvod R-S:
Pravdivostní tabulka:
Zapojení integrovaného obvodu MH 74 118 obsahující 6 klopných obvodů R-S
Čítače Asynchronní čítače se liší od synchronních čítačů především tím, že klopné obvody, ze kterých se čítače skládají, nejsou uváděny v činnost (přijetí a předání informace) synchronními hodinovými pulzy, ale jsou spouštěny samotnými vstupními pulzy. V asynchronním čítači budí (řídí) vstupní čítaný signál c jenom vstupní klopný obvod na nejnižším řádovém místě. Další synchronní klopné obvody čítače jsou buzeny výstupními signály sousedních klopných obvodů na nižších řádových místech. Klopný obvod může uskutečnit svůj čítací krok (překlopení) teprve poté, až proběhne čítací krok obvodu předchozího. Čas jednoho čítacího kroku celého čítače (přičtení nebo odečtení jednoho vstupního impulzu) je tedy roven součtu časů postupných kroků jednotlivých klopných obvodů čítače.
Asynchronní čítač 0-9:
Synchronní čítač 0-9:
