ontwerptechnieken D. Pauwels

Cam mpus De Na ayer

PC CB ontwe erp ptechn niek ken n

D. Pauw wels

PCB ontwerptechnieken V1.0

Campus De Nayer

1

PCB ontwerptechnieken. 1

Inleiding. .................................................................................................................................. 8

2

PCB technologie en fabrikage. ................................................................................................. 8 2.1

PCB materialen. ................................................................................................................. 8

2.2

Bedrijfstemperatuur, soldeertijd en thermische eigenschappen van een PCB. ............... 11

2.3

Types PCB. ...................................................................................................................... 12

2.4

Het fabricageproces van een PCB. .................................................................................. 13

2.4.1

Het etsproces. ........................................................................................................... 14

2.4.2

Het lamineren. .......................................................................................................... 14

2.4.3

Het boren. ................................................................................................................. 14

2.4.4

Doormetallisatie. ...................................................................................................... 14

2.4.5

Garantie voor een correcte volgorde van lagen. ....................................................... 15

2.5

3

4

2.5.1

Through hole via’s. .................................................................................................. 17

2.5.2

Blind via’s. ............................................................................................................... 17

2.5.3

Buried via’s. ............................................................................................................. 17

PCB ontwerpproces. ............................................................................................................... 17 3.1

Een goede PCB start met een goed schema. .................................................................... 17

3.2

PCB partitionering ........................................................................................................... 18

3.3

PCB routing. .................................................................................................................... 20

Parasitaire elementen.............................................................................................................. 20 4.1

5

Doorgemetalliseerde gaten, types van via’s. ................................................................... 16

Behuizingen van halfgeleiders (Packaging). ................................................................... 22

EMC Ontwerp strategieën. ..................................................................................................... 24 5.1.1

Ontwerpstrategie voor immuniteit (susceptability). ................................................. 24

5.1.2 Ontwerpstrategie voor controle over emissie door straling of langs geleiders (radiated en conducted emissions). ........................................................................................ 25 5.1.3 6

Grond(ground) systeem of massa. ............................................................................ 25

Transmissielijnen op een PCB ............................................................................................... 32 6.1.1

Het frequentiedomein en de bandbreedte van digitale signalen. .............................. 32

6.1.2

Golfsnelheid, golflengte, frequentie, tijd en afstand, ‘elektrisch lang of kort’. ....... 35

6.1.3

Signaalintegriteit en PCB baanlengte. ...................................................................... 35

D. Pauwels

PCB ontwerptechnieken V1.0 Campus De Nayer 2 6.1.4 Hoe beïnvloeden reflecties het signaal? ................................................................... 36

7

8

6.1.5

Hoe controleren we de impedanties? ....................................................................... 38

6.1.6

Crosstalk of koppeling. ............................................................................................ 41

Invloed van PCB verbindingen op circuits ............................................................................ 45 7.1.1

Weerstand van de koperfolie van PCB banen .......................................................... 45

7.1.2

Spanningsverlies in signaalbanen............................................................................. 49

7.1.3

Statische PCB effecten. ............................................................................................ 50

Ontkoppeling van de voedingsspanning ................................................................................ 53 8.1

9

Ontkoppel condensatoren ................................................................................................ 53

8.1.1

Condensator types .................................................................................................... 53

8.1.2

Serie resonantie ........................................................................................................ 55

8.1.3

Parallel resonantie .................................................................................................... 57

8.1.4

Datasheets en de interessante parameters................................................................. 58

8.1.5

Capaciteit tussen de voedingsvlakken ...................................................................... 59

Veiligheidsvereisten, veiligheidsafstand (clearance) en kruipafstand (creepage) ................. 60 9.1.1

Kruipafstand of creepage afstand ............................................................................. 60

9.1.2

Veiligheidsafstand (clearance distance) ................................................................... 64

10 PCB ontwerpregels met betrekking tot assemblage . ............................................................. 69 10.1

Keuze van de productietechnologie. ............................................................................ 69

10.2

Specificaties van het machinepark ............................................................................... 70

10.3

Compatibiliteit voor soldeerprocessen ......................................................................... 71

10.4

Temperatuurbestendigheid ........................................................................................... 72

10.5

PCB productiemarkers ................................................................................................. 73

10.5.1 Opbouw van een fiducial marker ............................................................................. 73 10.5.2 Gewenste fiducial markers ....................................................................................... 73 10.6

Aanmaken van Array’s of multiples. ........................................................................... 75

10.6.1 Tooling rails of breakaway edges............................................................................. 75 10.6.2 Uitlijngaten ............................................................................................................... 75 10.6.3 Scheidingsmethoden: V-cut en Tab’s. .................................................................... 75 10.7

Ontwerp van de componentopdruk of “silk screen” .................................................... 78

10.8

Soldeermasker .............................................................................................................. 79

10.8.1 Het masker venster ................................................................................................... 79

D. Pauwels

PCB ontwerptechnieken V1.0 Campus De Nayer 3 10.8.2 De kleur van het soldeermasker ............................................................................... 79 10.8.3 Maskeer niet soldeerbare vlakken ............................................................................ 79 10.9

Keuze van de PCB oppervlaktebehandeling (finish) ................................................... 80

10.9.1 HAL (Hot Air Levelling) ......................................................................................... 80 10.9.2 Immersion tin ........................................................................................................... 81 10.9.3 Immersion silver ....................................................................................................... 81 10.9.4 Immersion gold of ENIG (Electroless Nickle Immersion Gold) ............................. 81 10.10

Eigenschappen van pads en via’s. ................................................................................ 82

10.10.1

Vereisten van de pads ........................................................................................... 82

10.10.2

PCB klasse en annular ring vereisten van pads en via’s....................................... 82

10.10.3

Boordiameters van pads en via’s i.f.v. laminaatdikte van de PCB. ...................... 83

10.10.4

Positie en soorten van via’s. ................................................................................. 84

10.11

Thermische scheiding van soldeereilanden (pads) ...................................................... 85

10.12

Montagegaten. .............................................................................................................. 86

10.13

PCB dikte en koperverdeling. ...................................................................................... 86

10.14

Tips om productiefouten te vermijden. ........................................................................ 87

10.15

SMD componenten in een dubbelzijdig reflow soldeerproces. ................................... 87

10.15.1

Capillair gedrag .................................................................................................... 87

10.15.2

Soldeer met verschillende smelttemperatuur ........................................................ 88

10.15.3

Fixatie met lijm ..................................................................................................... 88

10.16

SMD Footprints ........................................................................................................... 88

10.17

Ball Grid Array’s (BGA’s) en footprint....................................................................... 91

10.17.1

BGA pad’s (land pad) ........................................................................................... 91

10.18

Componentplaatsing en minimum afstand tussen componenten ................................. 93

10.19

Routing van PCB banen ............................................................................................... 95

10.20

Betrouwbaar solderen van koelvlakken bij vermogencomponenten. ......................... 96

10.21

CAM files voor de aanmaak van PCB’s. ..................................................................... 97

10.21.1

Layout files. .......................................................................................................... 97

10.21.2

Boorfiles. .............................................................................................................. 97

D. Pauwels


Campus De Nayer

4

Fig. 2.1 Materiaaleigenschappen van verschillende soorten PCB laminaat .................................... 9 Fig. 2.2 Genormeerde laagdiktes bij verschillende afwerkingen .................................................. 10 Fig. 2.3 Temperatuurverloop bij verschillende soldeerprocessen .................................................. 11 Fig. 2.4 Doorsnede van een enkelzijdige PCB ............................................................................... 12 Fig. 2.5 Doorsnede van een dubbelzijdige PCB............................................................................. 12 Fig. 2.6 Doorsnede van een multylayer PCB ................................................................................. 13 Fig. 2.7 Componenten van een multilayer PCB ............................................................................. 13 Fig. 2.8 Verschillende processtappen bij het doormetalliseren ...................................................... 15 Fig. 2.9 Nummering van de layers ................................................................................................. 15 Fig. 2.10 Aanbrengen van volgordemarkers .................................................................................. 16 Fig. 2.11 Blinde en begraven via's ................................................................................................. 16 Fig. 3.1 Partitionering van een PCB ............................................................................................... 19 Fig. 3.2 Routing strategiën ............................................................................................................. 20 Fig. 4.1 Een versterker zonder en met parasitaire componenten.................................................... 21 Fig. 4.2 Parallelle kopervlakken ..................................................................................................... 21 Fig. 4.3 Printbaan met parasitaire inductie ..................................................................................... 21 Fig. 4.4 Parasitaire elementen in een via ........................................................................................ 22 Fig. 4.5 Parasitaire efecten van behuizing en layout ...................................................................... 22 Fig. 4.6 Vcc en Vss liggen naast elkaar ......................................................................................... 23 Fig. 4.7 Vcc en Vss liggen tegenover elkaar .................................................................................. 23 Fig. 5.1 Chassis grond .................................................................................................................... 25 Fig. 5.2 Digitale grond ................................................................................................................... 26 Fig. 5.3 Analoge grond ................................................................................................................... 26 Fig. 5.4 Grondrooster ..................................................................................................................... 27 Fig. 5.5 Slechte routing, signaal- en returnbaan liggen ver uiteen, dus lage M waarde ................ 28 Fig. 5.6 Goede routing: signaal en terugkeerbaan liggen dicht tegen elkaar, dus M ≈L ............... 28 Fig. 5.7 Effect van een onderbreking in het grondvlak .................................................................. 29 Fig. 5.8 Een doorlopend grondvlak geeft de laagste inductantie ................................................... 29 Fig. 5.9 Een gescheiden grondsysteem kan problemen opleveren ................................................. 30 Fig. 5.10 Circuitdelen met een gemeenschappelijke grondverbinding .......................................... 30 Fig. 5.11 Circuitdelen met stervormige grondverbinding .............................................................. 30 Fig. 5.12 Uitzonderingen om een grondvlak toch te onderbreken ................................................ 31 Fig. 5.13 Gain peaking door parasitaire capaciteit ......................................................................... 32 Fig. 6.1 Een typisch digitaal signaal .............................................................................................. 32 D. Pauwels

PCB ontwerptechnieken V1.0 Campus De Nayer 5 Fig. 6.2 Spectrale respons van een ideale blokgolf op een logaritmische schaal ........................... 33 Fig. 6.3 Spectrale inhoud van een ideale blokgolf ......................................................................... 33 Fig. 6.4 Spectrale respons van een reële blokgolf .......................................................................... 34 Fig. 6.6 Microstrip .......................................................................................................................... 38 Fig. 6.5 Stripline ............................................................................................................................. 38 Fig. 6.7 Impedantie in functie van de baanbreedte ........................................................................ 39 Fig. 6.8 Uitgangsimpedantie en transmissielijnimpedantie vormen een spanningsdeler ............... 39 Fig. 6.9 Parallel terminatie ............................................................................................................. 40 Fig. 6.10 VIH min moet worden gehaald ....................................................................................... 40 Fig. 6.11 Serie terminatie ............................................................................................................... 40 Fig. 6.12 Circuits met een gemeenschappelijke geleider ............................................................... 41 Fig. 6.13 Ground loops ................................................................................................................... 41 Fig. 6.14 Capacietieve en inductieve koppeling ............................................................................ 42 Fig. 6.15 Capacitieve koppeling ..................................................................................................... 42 Fig. 6.16 Inductieve koppeling ....................................................................................................... 43 Fig. 6.17 Capacitieve en Inductieve koppeling tussen transmissielijnen ....................................... 43 Fig. 7.1 Koperfolieweerstand ......................................................................................................... 45 Fig. 7.2 Circulaire spreidingsweerstand ......................................................................................... 45 Fig. 7.3 Voedingssysteem op een PCB .......................................................................................... 46 Fig. 7.4 Layout van een aansluitpad van een voedingsmodule ...................................................... 48 Fig. 7.5 Fysische afmetingen van een DC/DC module .................................................................. 48 Fig. 7.6 Koperweerstand van geleiders .......................................................................................... 49 Fig. 7.7 Terugkoppelpunt bij de belasting...................................................................................... 49 Fig. 7.8 Gebruik van differentiële ingangen .................................................................................. 50 Fig. 7.9 Typische behuizing van een op amp ................................................................................. 50 Fig. 7.10 guarding van een inverterende versterker ....................................................................... 51 Fig. 7.11 Guarding van een niet inverterende versterker ............................................................... 51 Fig. 8.1 Elektrolytische aluminium condensatoren ........................................................................ 53 Fig. 8.2 Tantalium oxide condensatoren ........................................................................................ 54 Fig. 8.3 Tantalium organische condensatoren ................................................................................ 54 Fig. 8.4 Keramische condensatoren ............................................................................................... 54 Fig. 8.5 Equivalent circuit van een condensator ............................................................................ 55 Fig. 8.6 Afmetingen van SMD condensatoren ............................................................................... 56 Fig. 8.7 Condensatoren parallel...................................................................................................... 56 Fig. 8.8 Ontkoppeling van een vermogen versterker ..................................................................... 57 Fig. 8.9 Impedantieverloop met grondvlak .................................................................................... 57 Fig. 8.10 Onkoppelcondensator met grondvlak ............................................................................. 57 Fig. 8.11 ESL waarden bij verschillende capaciteitswaarden ....................................................... 58 Fig. 8.12 Impedantieverloop bij condensatoren met een verschillende vorm ................................ 58 Fig. 9.1 Materiaalclassificatie ifv CTI waarde ............................................................................... 60 Fig. 9.2 CTI waarden van PCB en isolatiematerialen .................................................................... 62

D. Pauwels

PCB ontwerptechnieken V1.0 Campus De Nayer 6 Fig. 9.3 Tabel 2N Minimum creepage afstanden in mm in functie van materiaalgroep (CTI) en verontreiniging ............................................................................................................................... 63 Fig. 9.4 Overspanningscategoriën .................................................................................................. 64 Fig. 9.5 Te gebruiken net transiënt spanning ................................................................................. 65 Fig. 9.6 Veiligheidsafstand in primaire circuits ............................................................................. 65 Fig. 9.7 Bijkomende veiligheidsafstand ......................................................................................... 66 Fig. 9.8 Bepaling van het type circuit ............................................................................................ 67 Fig. 9.9 Minimum veiligheidsafstanden in secundaire circuits ...................................................... 68 Fig. 10.1 Eigenschappen vande gekozen productietechnologie ..................................................... 69 Fig. 10.2 Mogelijkheden van het machinepark van de producent ................................................. 70 Fig. 10.3 Compatibiliteit met soldeerprocessen ............................................................................. 71 Fig. 10.4 Temperatuurverloop van een soldeerproces ................................................................... 72 Fig. 10.5 Afmetingen van een fiducial marker............................................................................... 73 Fig. 10.6 Problemen bij fiducial markers ....................................................................................... 73 Fig. 10.7 Fiducial markers op een multiple PCB paneel ................................................................ 74 Fig. 10.8 Tooling rails met tooling holes ....................................................................................... 75 Fig. 10.9 V-cut doorsnede .............................................................................................................. 75 Fig. 10.10 Breakaway tabs tussen de PCB's................................................................................... 76 Fig. 10.11"Mouse bites"rond de breakaway tabs ........................................................................... 76 Fig. 10.12 Enkele voorbeelden van multiples ................................................................................ 77 Fig. 10.13 Silk screen met correcte en foutieve reference designator plaatsing ............................ 78 Fig. 10.14 Een soldeervenster en de benodigde clearance ............................................................. 79 Fig. 10.15 Soorten finish met hun bewaartijd ................................................................................ 80 Fig. 10.16 Voorbeeld van HAL ...................................................................................................... 80 Fig. 10.17 Doorsnede van immersion tin finish ............................................................................. 81 Fig. 10.18 Doorsnede van immersion silver finish ........................................................................ 81 Fig. 10.19 Doorsnede van ENIG .................................................................................................... 81 Fig. 10.20 Breakout bij een pad ..................................................................................................... 82 Fig. 10.21 Minimum vereisten voor de annular ring...................................................................... 83 Fig. 10.22 PCB classificatie bij de fabrikant Eurocircuits ............................................................. 84 Fig. 10.23 Soorten via's .................................................................................................................. 84 Fig. 10.24 Thermische scheiding bij soldeereilanden .................................................................... 85 Fig. 10.25 Via's rond een montagegat ............................................................................................ 86 Fig. 10.26 PCB dikte ifv. lengte ..................................................................................................... 87 Fig. 10.27 SMD footprints en het "tombstone" effect.................................................................... 88 Fig. 10.28 Correcte SMD footprints............................................................................................... 89 Fig. 10.29Correcte SMD footprints................................................................................................ 89 Fig. 10.30 Correcte SMD footprints............................................................................................... 90 Fig. 10.31 Doorsnede van een BGA .............................................................................................. 91 Fig. 10.32 Correcte afmetingen van de pads bij een BGA ............................................................. 91 Fig. 10.33 BGA pad's ..................................................................................................................... 91 Fig. 10.34 Soldermask en copper defined BGA pads .................................................................... 92 D. Pauwels

PCB ontwerptechnieken V1.0 Campus De Nayer 7 Fig. 10.35 Via's en een BGA pad ................................................................................................... 92 Fig. 10.36 Vrije ruimte rond een BGA component ........................................................................ 92 Fig. 10.37Component oriëntatie bij golfsolderen........................................................................... 93 Fig. 10.38 Plaatsing van chip componenten bij golfsolderen ........................................................ 93 Fig. 10.39 Minimum afstanden tussen componenten ..................................................................... 94 Fig. 10.40 Foute en correcte manieren om banen naar SMD pads te routen ................................. 95 Fig. 10.41 Vermijden van peelables ............................................................................................... 95 Fig. 10.42 Exposed pad .................................................................................................................. 96 Fig. 10.43 Slechte thermische eigenschappen ................................................................................ 96 Fig. 10.44 Betere thermische eigenschappen ................................................................................. 96 Fig. 10.45 Beste thermisch resultaat met ontgassingskanaaltjes .................................................... 96

D. Pauwels


Campus De Nayer

8

1 Inleiding. De bedoeling van deze tekst is een leidraad te vormen voor hen die voor de eerste keer een PCB ontwikkelen. Naast de technologische opbouw van een PCB worden er een aantal tips, strategieën en vereisten gegeven waaraan een PCB moet voldoen. Niet elk topic aangaande PCB ontwerp en productie zal hier aan bod komen, dit zou ons veel te ver leiden, maar we proberen wel die aspecten van PCB ontwerp te belichten die bijdragen tot het verbeteren van de circuiteigenschappen, de produceerbaarheid, het verkorten van de ontwerptijd en het vermijden van revisies. Een elektronisch circuit dat op papier werkt kan immers uitdraaien op een gebrekkig werkend systeem door een onverzorgde en slordige layout op de PCB. Vooruitdenken en rekening houden met een aantal belangrijke principes en details tijdens het layout proces kan bijdragen tot systeem dat werkt volgens de gevraagde specificaties. De focus zal hier dus liggen op de technieken die men bij het ontwerp van een PCB best toepast, meer dan op het gebruik van één of ander PCB CAD pakket. Een aantal principes die hier worden beschreven worden uitgebreid beschreven in de ‘Generic Standard on Printed Board Design’ IPC-2221. Een aantal vereisten in verband met veiligheidsafstand en kruipafstand worden beschreven volgens de gangbare IEC 60950 norm.

2 PCB technologie en fabrikage. 2.1 PCB materialen. Er zijn drie basismaterialen die gebruikt worden bij het produceren van printplaten: - Hars. - Versteviging materiaal. - Koper folie. Als hars kan men bv. een epoxyhars of polimidehars gebruiken. Zie Fig. 2.1. Het hars heeft als doel het verstevigingmateriaal (vezels) samen te houden om samen het laminaat te vormen. Epoxyhars is tegenwoordig het meest gebruikte hars. Als versteviging kunnen er verschillende materialen gebruikt worden, zoals papier of katoen voor low cost commerciële toepassingen en glasvezel met een grote mechanische sterkte, een lage vochtopname en goede diëlektrische eigenschappen. Industrieel is het meest gebruikte materiaal geweven glasvezel.

D. Pauwels

PCB ontwerptechnieken V1.0 Campus De Nayer 9 De uiteindelijke eigenschappen van het laminaat hangen af van de gebruikte materialen en de procescontrole tijdens het productieproces. Het laminaat heeft een aantal elektrische eigenschappen aangegeven in Fig. 2.1 zoals: • relatieve diëlektrische constante er; dit is de eigenschap van het diëlektricum die de karakteristieke impedantie van een signaalbaan mee bepaalt • dissipatiefactor; deze geeft aan hoeveel energie er geabsorbeerd wordt van een elektromagnetisch veld dat door een diëlektricum gaat • isolatieweerstand Tevens heeft het laminaat ook fysische eigenschappen zoals: • buigvastheid, • pons en boorkwaliteiten, • vlambestendigheid, (bv. FR-4 = Fire retardant, class 4), wat het standaard materiaal is. • water absorptie.

Fig. 2.1 Materiaaleigenschappen van verschillende soorten PCB laminaat

D. Pauwels


Campus De Nayer

10

Koperfolie is het meest gebruikte materiaal voor de elektrische verbindingen, hiermee wordt het laminaat bekleed. Het koper wordt langs elektrolytische weg geproduceerd en is 99,8% zuiver. De verschillende gebruikte standaardwaarden voor foliediktes zijn 17,5µm, 35 µm, of 70 µm. Men drukt de koperdikte soms ook uit als het gewicht per vierkante meter in ounce. Uiteindelijk kan er bij een afgewerkte PCB ook nog een ‘plating’ worden toegepast, waarbij er een laagje (edel)metaal wordt afgezet op de koperlaag. De volgens IPC-2221 genormeerde laagdiktes voor deze ‘finish’ worden aangegeven in Fig. 2.2.

Fig. 2.2 Genormeerde laagdiktes bij verschillende afwerkingen

D. Pauwels


Campus De Nayer

11

2.2 Bedrijfstemperatuur, soldeertijd en thermische eigenschappen van een PCB. Het laminaat waaruit een PCB is opgebouwd heeft bepaalde thermische eigenschappen die belangrijk zijn bij het soldeerproces (zie Fig. 2.3) en in normaal bedrijf. Een belangrijke parameter voor de thermische stabiliteit van het epoxylaminaat is Tg, de “glass transition temerature”. Onder deze temperatuur is het epoxylaminaat hard en vast, boven de Tg wordt het epoxylaminaat zacht en plooibaar. Zo zijn er bv. Tg 140 en Tg 180 materialen. Een andere parameter is de Td, de “decomposition temperature”. Hoe hoger de Td, hoe trager het materiaal zal verbranden, of hoe beter het materiaal thermisch resistent is. Materialen met een Td onder 300ºC zijn geschikt voor tin-lood solderen, daar waar loodvrij solderen (hogere smelttemperatuur van soldeer) materiaal met een Td groter dan 300ºC vereist. Een belangrijke eigenschap is de maximale bedrijfstemperatuur van een PCB. Een parameter die het best aangeeft wanneer een PCB thermische schade begint op te lopen is de Maximum continuous Operating Temperature (MOT). Een PCB met een MOT van 130ºC zal geen schade oplopen waneer het gebruikt wordt onder deze temperatuur. Hoe kunnen we nu PCB’s solderen met een Tg van 180ºC of zelfs 200ºC bij temperaturen van 225 tot 245ºC zonder beschadiging van de PCB? Het antwoord hierop is simpel. Iedere keer de PCB wordt blootgesteld aan soldeertemperaturen wordt de PCB beschadigd. Dit is niet alleen het geval voor loodvrij solderen maar ook voor tin-lood solderen! Een manier om aan te geven wanneer er beschadiging van een laminaat optreedt onder invloed van warmte is de “Time to delamination”. Dit is de tijd dat een PCB op een bepaalde temperatuur kan blijven zonder dat er delaminatie optreedt. Er worden hier twee standaard temperaturen gebruikt nl. 260 en 288ºC (T260 en T288). Hoe hoger de waarde hoe beter een laminaat zal presteren wanneer het wordt blootgesteld aan warmte. Voor tin-lood solderen is er hier meestal geen probleem dit in tegenstelling met loodvrij solderen. Epoxy laminaat: Tg 170ºC, traditionele FR4 • T260 = 10 minuten • T288 = 2 minuten Epoxy laminaat: Tg 180ºC, FR4 materiaal geschikt voor loodvrij solderen • T260 > 60 minuten • T288 = 30 minuten Belangrijk is dus naast de temperatuur ook de maximale soldeertijd.

Fig. 2.3 Temperatuurverloop bij verschillende soldeerprocessen

D. Pauwels


Campus De Nayer

12

PCB’s moeten hoge temperaturen kunnen weerstaan die optreden als componenten op de PCB worden gesoldeerd. Dit vooral bij automatische soldeerprocessen zoals een wave soldeerbad of reflow technieken. De soldeertemperatuur is afhankelijk van het type soldeerproces en van het type soldeer (loodvrij of niet) en kan gaan tot ongeveer 260ºC, dit is 140ºC á 160ºC hoger dan de maximale bedrijfstemperatuur, doch het solderen gebeurt relatief snel volgens een gedefiniëerd temperatuursprofiel (Fig. 2.3), zodat weinig beschadiging optreedt. Langere blootstelling aan hoge temperaturen kan het loslaten van het koper als gevolg hebben. Dus opletten bij reparatie of lossolderen van een onderdeel!

2.3 Types PCB. Afhankelijk van de complexiteit en de functionele circuitvereisten kan een PCB bestaan uit één of meerdere lagen (planes) met koperverbindingen, met daartussen een mechanisch stevige isolatielaag, het laminaat, die ook dient als houder voor de koperlaag. Het eenvoudigste type PCB is een enkelzijdige PCB. Deze vorm wordt meestal gebruikt voor eenvoudige circuits met een beperkt aantal onderlinge verbindingen tussen de componenten. Bij dit type PCB zijn de koperverbindingen (tracks) en soldeerverbindingen voor componenten (pads) op slechts één zijde aanwezig. Enkelzijdige PCB’s worden veelal toegepast in low cost commerciële producten zoals speelgoed, huishoudtoestellen, audio en videoapparatuur enz… De doorsnede van een enkelzijdige PCB wordt in Fig. 2.4 aangegeven. Fig. 2.4 Doorsnede van een enkelzijdige PCB Een complexer en veel gebruikt type is een dubbelzijdige PCB. Hier kunnen heel wat meer verbindingen tussen componenten worden gelegd, er kan ook met grondvlakken (groundplanes) worden gewerkt wat voor sommige circuits vereist is. Bij dit type van PCB’s zijn er koperverbindingen en soldeerverbindingen voor componenten mogelijk aan de boven- en onderzijde van de PCB. Er kan ook een doormetallisatie gebeuren van gaten, zodat Fig. 2.5 Doorsnede van een dubbelzijdige PCB er elektrische verbindingen ontstaan tussen koperverbindingen aan beide zijden van de PCB, dit noemt men “via’s”. De doorsnede van een dubbelzijdige PCB wordt in Fig. 2.5 aangegeven.

D. Pauwels


Campus De Nayer

13

Het meest complexe type PCB is een meerlagen of multilayer PCB. Hier zijn er ook koperverbindingen en soldeerverbindingen voor componenten mogelijk aan de boven- en onderzijde van de PCB, maar er zijn ook verbindingen en voedingsvlakken mogelijk op tussenliggende lagen. Dit type is moeilijker en dus ook kostelijker om te produceren, maar er is een veel grotere densiteit van verbindingen mogelijk dan bij voorgaande types en het is Fig. 2.6 Doorsnede van een multylayer PCB mogelijk circuits met betere hoogfrequente eigenschappen te implementeren. Vier- en zeslagen PCB’s zijn hier tegenwoordig de standaard. De doorsnede van een meerlagen PCB wordt in Fig. 2.6 aangegeven.

2.4 Het fabricageproces van een PCB. Het fabricageproces van multilayer PCB’s is niet eenvoudig. Het succesvol en reproduceerbaar fabriceren van multilayer PCB’s vereist een goede kennis van de materialen, de fabricageprocessen en de gebruikte metallurgie (platingtechnieken). Fig. 2.7 geeft de componenten van een multilayer PCB weer. Er zijn drie basiscomponenten. Dit zijn: • •

•

de stukken laminaat met koperfolie aan weerszijden, die gebruikt worden om de binnenste lagen op te etsen, de glasvezeldoek die gedrenkt is in nog onverharde hars, dit noemt men de ‘prepreg’, deze dient als lijm gedurende het lamineren, de koperfolies voor de buitenlagen van de PCB.

De basisstappen bij de aanmaak van een multilayer PCB omvatten: •

na het fotografisch proces van het aanbrengen van de layout, het etsen van de binnenste lagen op de dubbelzijdige laminaat en eventueel begraven of “buried” via’s doormetalliseren

•

Fig. 2.7 Componenten van een multilayer PCB het lamineren van de verschillende geëtste laminaten met lagen prepreg om de laminaten van elkaar te scheiden koperfolies aanbrengen aan de buitenzijden de prepreg hars van de meerlagen structuur in een pers onder hoge druk en temperatuur laten uitvloeien en uitharden alle gaten boren die door de complete PCB gaan (componenten, via’s)

• • •

D. Pauwels

PCB ontwerptechnieken V1.0 Campus De Nayer 14 • via een platingproces koper in de gaten en de buitenlagen afzetten (doormetalliseren) • na een fotografisch proces, wegetsen van ongewenst koper om signaalbanen te verkrijgen op de buitenlagen • soldeermasker en opdruk aanbrengen 2.4.1 Het etsproces. Het etsen van het laminaat voor de binnenste lagen omvat; het reinigen van de koperfolie aan weerszijden van het laminaat; aanbrengen van een fotogevoelige laklaag; de fotogevoelige lak via een transparante film met het banenpatroon blootstellen aan licht om het banenpatroon zo over te brengen op de fotolak; ontwikkelen van de fotolak; wegetsen van het overtollige koper en het verwijderen van de fotolak. Dit is een geautomatiseerd proces waarbij de chemische processen automatisch worden opgevolgd, het resultaat hiervan is dat de nauwkeurigheid en reproduceerbaarheid zeer goed zijn. Het is mogelijk op deze manier om een nauwkeurigheid te verkrijgen van ½ mil. (1mil. is 1/1000 van een inch of 0,00254mm.). 2.4.2 Het lamineren. Het lamineren bestaat uit twee stappen: het op elkaar leggen van de laminaten, prepregs en koperfolies en de perscyclus zelf. Het op elkaar aanbrengen van de verschillende lagen is een manueel proces. Het is in dit stadium dat er lagen in de verkeerde volorde kunnen terechtkomen. Als de PCB niet voorzien is om het mogelijk te maken te detecteren of het lamineren correct is gebeurd, wordt de PCB bestukt en zal deze misschien niet werken volgens de specificaties. Er is dan geen enkele manier om uit te maken wat de oorzaak is. Het persen van de verschillende lagen gebeurt in een pers met geleidingspennen die er voor zorgen dat de verschillende lagen niet verschuiven ten opzichte van elkaar. Het persen gebeurt bij hoge temperatuur die ervoor zorgt dat de hars van de prepregs smelt, zodat het in de kleine oneffenheden van de geëtste koperlagen vloeit. De temperatuur wordt daarna nog verhoogd zodat het hars zal uitharden. De PCB wordt daarna gecontroleerd afgekoeld zodat er geen thermische spanningen ontstaan in de PCB. 2.4.3 Het boren. Het boren moet met zeer veel zorg gebeuren om ervoor te zorgen dat de gaten nauwkeurig op de juiste plaats zitten wat vereist is voor complexe PCB’s. Een probleem kan zijn dat de pads, waar een gat moet door geboord worden, niet correct gedimensioneerd zijn. Als gevolg hiervan kan het dat er niet genoeg plaats is om een gat te boren dat correct door de PCB gaat met de vereiste isolatie afstand (clearance) en de nodige aanwezige “annular ring” (zie Hfdst. Eigenschappen van pads en via’s) op de verschillende lagen. 2.4.4 Doormetallisatie. Het elektrolitisch afzetten van koper (plating) en het etsen van de buitenlagen gebeurt in verschillende stappen en meerdere chemische processen. Fig. 2.7 illustreert deze stappen. Plating wordt gedaan om koper af te zetten in de schacht van de geboorde gaten om een verbinding van koperlaag naar koperlaag te maken (doormetallisatie). Het probleem bij dit proces is dat de schacht van een gat niet geleidend is, zodat het niet mogelijk is om er elektrolitisch koper op af te D. Pauwels

PCB ontwerptechnieken V1.0 Campus De Nayer 15 zetten. Men overkomt dit probleem door een chemisch proces toe te passen dat ervoor zorgt dat een zeer dun laagje kopermolecules zich hechten op een niet geleidend materiaal ( ‘sensitization’ en ‘activation’). Daarna kan men langs elektrolitische weg verder koper afzetten in deze gaten en op het koperoppervlak. Als er koper is afgezet, en daarna het ongewenste koper is weggeëtst na een fotografisch proces, kan men een beschermlaag aanbrengen (zie Fig.2.2) op de koperen aansluitpads om corrosie te vermijden en de soldeerbaarheid te verhogen.

Fig. 2.8 Verschillende processtappen bij het doormetalliseren

2.4.5 Garantie voor een correcte volgorde van lagen. De definitie voor de verschillende lagen van de PCB moet gebeuren zoals hiernaast aangegeven. Er moet op de koper layout van de verschillende lagen een eenduidige nummering van de laag worden aangebracht, zodat het lamineren van de lagen (stackup) correct kan gebeuren. Deze nummering begint op de toplaag met nummer 1. De bottom laag staat dan in spiegelschrift genoteerd en is leesbaar langs de bottom zijde. Dit maakt duidelijk hoeveel lagen er aanwezig zijn en voorkomt misverstanden tijdens de layer-stackup. Zie Fig. 2.9.

Fig. 2.9 Nummering van de layers

D. Pauwels


16

Campus De Nayer

De layout moet altijd worden gezien langs de primaire zijde (top side) van de PCB. Voor het genereren van de Gerber files (dit zijn de CAM files) voor de fotoplotters moeten de layouts van de verschillende lagen ook steeds vanuit dezelfde primaire zijde bekeken worden. Wanneer men de PCB fabrikant de vrijheid geeft om bij de opbouw van een PCB de volgorde van de tussenliggende laminaten aan te passen aan een individueel proces, zal dit kunnen leiden tot verschillen tussen fabrikanten die, als ze groot genoeg zijn, er voor zorgen dat sommige PCB’s werken en andere niet. Zo kunnen er afwijkingen in specificaties van de PCB (bv. impedantie fouten in signaalbanen) optreden bij het omwisselen van de volgorde van de verschillende laminaten en prepregs, deze fouten kunnen sporadisch voorkomen. Zulke fouten zijn zeer moeilijk te detecteren zonder speciale teststructuren op de lay-out van de PCB. Daarom kunnen we op de PCB rand een aantal banen aanbrengen waarvan de lengte afhangt van de volgorde in de PCB opbouw. Zie Fig. 2.10. Wanneer de PCB’s dan worden geleverd kunnen we op de PCB rand eenvoudig nakijken of de volgorde correct is. Als controle kunnen we met een microscoop eveneens nagaan wat de dikte is van de verschillende diëlektrische lagen en koperfolies.

Top side

Fig. 2.10 Aanbrengen van volgordemarkers

2.5 Doorgemetalliseerde gaten, types van via’s. Via’s zijn de gaten die in of door de PCB geboord worden om een elektrische verbinding te maken tussen de verschillende koperlagen. De via’s kunnen gebruikt worden als aansluitpad voor een component (Through Hole Device of THD en Surface Mount Device of SMD) of om van koperlaag te veranderen. In deze gaten wordt koper afgezet via plating om de verbinding te maken. Er zijn drie soorten via’s: een via helemaal door de PCB (through hole); blinde via’s (blind vias) en begraven via’s (buried vias). Zie Fig. 2.11.

Fig. 2.11 Blinde en begraven via's

D. Pauwels

PCB ontwerptechnieken V1.0 Campus De Nayer 17 2.5.1 Through hole via’s. Dit zijn de meest voorkomende via’s. Ze worden bijna altijd gemaakt door mechanisch een gat te boren, gevolgd door een elektroplating. Een beperking voor deze via’s is de verhouding van de boordiameter tot de PCB dikte. Dit noemt men de ‘aspect ratio’. Een goede plating vereist dat er voldoende chemisch product (plating oplossing) door de gaten kan stromen om koper af te zetten op de wand van het gat. Voor de meeste massaproductie processen moet de aspect ratio onder 1:6 blijven. Voor performante PCB’s kan dit tot 1:8 gaan. 2.5.2 Blind via’s. Blinde via’s zijn via’s die beginnen aan één zijde van de PCB, maar die niet helemaal doorlopen tot de andere zijde. Er zijn verschillende manieren om blinde via’s te maken. Zo zijn er: boren tot op een gecontroleerde diepte of laser boren. De aspect ratio is hier meestal beperkt tot 1:1. 2.5.3 Buried via’s. Dit zijn via’s die twee of meerdere interne lagen met elkaar door verbinden zonder dat ze de buitenzijden van de PCB bereiken. PCB’s met deze via’s kosten 50% to 100% meer dan een PCB met hetzelfde aantal lagen zonder buried via’s.

3 PCB ontwerpproces. 3.1 Een goede PCB start met een goed schema. Voor de eerste keer een schema en een bijhorende PCB ontwikkelen kan een hele uitdaging zijn. Een moderne PCB is immers niet alleen een manier om de componenten uit het elektronisch schema met elkaar te verbinden, maar vormt eveneens een mechanische structuur, een warmtegeleider, een afscherming tegen ruis en het kan zelfs een circuitelement zijn. Een PCB moet tevens bij de fabrikant een complex en geautomatiseerd productieproces doorlopen alvorens het geleverd kan worden en hiervoor moeten de juiste CAM files in het juiste formaat worden aangeleverd. Het ontwerp van een goede PCB start met een goed schema, alhoewel dit alleen nog geen garantie is voor een PCB die voldoet aan alle vereisten. Bij het tekenen van een schema mag men zich niet beperken tot louter en alleen het tekenen van de juiste verbindingen tussen de verschillende componenten. Een schema waar de signalen een natuurlijke en logische richting hebben van links naar rechts en van boven naar onder zal er meestal toe leiden dat er op de PCB ook een logische signaalrichting ontstaat. Een ontwerp is meestal opgedeeld in een aantal logische blokken zoals een analoog, een digitaal, een voeding of een high speed deel… Geef aan de componenten in het schema een referentie die aangeeft bij welke blok ze horen, dit laat toe om op de PCB layout de componenten logisch samen te plaatsen in hun functionele groep. Plaats zoveel mogelijk nuttige informatie op een schema. De ontwerpers, de technici en de ingenieurs die aan dit project werken zullen dit appreciëren.

D. Pauwels


Campus De Nayer

18

Welke extra informatie hoort er nog thuis op een schema buiten de gebruikelijke circuitelementen zoals componentreferenties, vermogenaanduidingen (bv. van weerstanden), toleranties? Hier zijn enkele suggesties die een schema kunnen veranderen in een superschema! Voeg golfvormen en spanningswaarden van signalen toe op testpunten, mechanische informatie over de behuizing, lengte van banen op de PCB, ‘keep-out’ gebieden waar geen andere signaalbanen mogen lopen, afregelinfo voor de productiefase, thermische informatie (welke componenten worden warm en hebben een koelplaat nodig), printbanen met een gecontroleerde karakteristieke impedantie, korte beschrijving van de werking van circuitdelen enz… Geef ook aan welke componenten aan de bovenkant en welke aan de onderkant van de PCB moeten komen. Als er gewerkt wordt aan een groter project is er meestal een projectteam, het kan dan zeker geen kwaad als er multidisciplinair met verschillende ingenieurs (elektronische, mechanische, test en productie) die het product ontwikkelen en produceren samen te vergaderen en te horen wat de verschillende wensen en vereisten zijn. Voor er ook maar iets wordt getekend is het goed de datasheets en application notes van de kritische componenten te lezen en te kijken of er aanbevelingen zijn voor de PCB layout die op het schema kunnen genoteerd worden. Een beetje onderzoek op voorhand kan heel wat tijd besparen onderweg! De volgende stap is het tekenen van een blokschema dat dient als referentie tijdens het tekenen van het schema. Ideaal kan het blokschema een deel zijn van een hiërarchisch opgebouwd schema dat de samenhang tussen de verschillende delen aangeeft. Het blokschema dat gaandeweg het project nog kan worden aangepast kan gebruikt worden om aan te geven aan derden, wat de werking van het systeem is. Van hieruit kan men dan beginnen met het tekenen van een detailschema, waaruit men als het klaar is een netlist genereert. Dit is een lijst met alle gebruikte componenten en de onderlinge verbindingen, die kan worden gebruikt in het PCB ontwerppakket.

3.2 PCB partitionering De netlist van een schema kan door het PCB ontwerppakket worden binnengelezen, zodat alle componenten uit het schema met alle onderlinge verbindingen in dit pakket gekend zijn. Alle componenten kunnen nu op de PCB worden geplaatst, gepartitioneerd op een geschikte plaats. Bij de PCB partitionering is de locatie van circuits erg belangrijk. Waar de circuits op de PCB worden geplaatst, waar de individuele componenten worden geplaatst, en welke de naburige circuits zijn is allemaal kritisch. Typisch zijn de locaties van de ingangen, uitgangen en voedingsverbindingen gedefinieerd, maar de rest is voor de PCB ontwerper. Start met het plaatsen van de kritische delen, dit zowel op het gebied van circuits als componenten. Het bepalen van de locaties van deze kritische componenten en hun signaalbanen van bij de start van het project geeft een veel grotere kans op een werkende PCB.

D. Pauwels


Campus De Nayer

19

Elk subsysteem of circuit dat werkt op hoge frequenties en of met hoge precisie, met zowel analoge als digitale signalen, is erbij gebaat als deze signalen fysisch zoveel mogelijk gescheiden worden om overspraak te vermijden. Dit is meestal moeilijk te verwezenlijken in praktijk. Overspraak kan geminimaliseerd worden door zorg te dragen voor de PCB layout, om zo te voorkomen dat verschillende signalen elkaar beïnvloeden. Grote analoge signalen moeten worden gescheiden van kleine analoge signalen en moeten worden weggehouden van digitale signalen. Digitale signalen hebben immers meestal hoge frequenties en flanksteilheden, wat in het frequentiedomein overeenkomt met de frequentie van de klok, met al de hogere harmonischen. Het is een goed idee om het schema en de PCB layout op dezelfde manier op te delen. De onderlinge verbindingen komen zo in hun toegewezen PCB oppervlakte. Dit laat gemakkelijker toe om zich toe te spitsen op de specifieke kritische aspecten van elk type circuit doorheen het hele ontwerpproces. Een grondvlak Fig. 3.1 Partitionering van een PCB kan gebruikt worden om gevoelige signalen te isoleren van elkaar voor capacitieve overspraak. Bij het maken van signaal en voedingsverbindingen via een I/O connector zijn er een aantal punten waar men moet op letten. Een connector is een plaats in het circuit waar er een groot aantal signalen naast elkaar zijn terug te vinden. Het is daarom belangrijk deze te scheiden door een aantal grondpinnen om capacitieve koppeling te beperken. Meerdere grondpinnen zijn ook belangrijk om andere redenen: ze houden de grondimpedantie laag bij de verbinding met een tegenconnector, bv. op een backplane. De contactweerstand bij één pin van een PCB connector is redelijk laag (ordegrootte 10mΩ) bij een nieuwe connector. Wanneer het systeem ouder wordt zal de contactweerstand echter groter worden. Het is daarom zeker de moeite waard om extra PCB connectorpinnen te gebruiken als grondverbinding (zelfs tot 40% van alle pinnen op een connector). Hetzelfde is te zeggen voor de verbinding met de voedingsspanning. Fabrikanten van geavanceerde IC’s met analoge en digitale functies zullen meestal een evaluatiebord aanbieden om klanten te helpen met hun initiële evaluaties en layout. De layout van het evaluatiebord is geoptimaliseerd wat grondvlak, ontkoppeling en signaalrouting betreft voor dit evaluatiebord. Deze layout kan soms gebruikt worden in het definitief ontwerp. Maar een evaluatiebord is meestal een extreem simpel systeem. Het systeem dat de gebruiker ontwerpt is meestal veel complexer, het gebruik van dezelfde layout is dus meestal niet optimaal of zelfs onbruikbaar in een groter systeem.

D. Pauwels


Campus De Nayer

20

3.3 PCB routing. Eenmaal de componenten geplaatst zijn op de PCB kan er begonnen worden met het routen van de verbindingen. Dit kan gebeuren door elke aangegeven verbinding manueel te routen, of door geheel of gedeeltelijk gebruik te maken van een autorouter. Er kunnen verschillende strategieën gebruikt worden bij het routen. De verschillende ontwerpproblemen hebben aanleiding gegeven tot het ontstaan van twee verschillende types routers: de “doolhof” routers of maze routers en de X-Y routers. Bij X-Y routing zijn er minstens twee koperlagen nodig om de verbindingen te leggen. Hier worden er per koperlaag slechts banen in één richting (X of Y) gelegd, dit kan gebeuren met één of meerdere vias (doorverbindingen) om van koperlaag te Fig. 3.2 Routing strategiën veranderen. Maze routing laat toe om complete verbindingen op één koperlaag te leggen en zo vias te vermijden. Maze routing werkt het best bij chips met pinouts die op elkaar zijn afgestemd, zodat ze eenvoudig in dezelfde richting kunnen worden doorverbonden. In andere gevallen “blokkeren” de reeds gelegde banen op deze koperlagen meestal de nog te leggen verbindingen. De verschillende strategiën worden aangegeven in Fig. 3.2. X-Y routing is de methode bij uitstek bij hoge complexiteit en hoog performante ontwerpen met veel verbindingen. Deze methode werkt het best bij het gebruik van meer dan twee koperlagen. Deze methode blokkeert de routing oppervlakte niet en kan gebruikt worden bij autorouting.

4 Parasitaire elementen. Parasitaire elementen zijn die kleine ongewenste circuitelementen die in elke component en PCB verbinding aanwezig zijn. Het gaat dan over de kleine inherente capaciteiten en inductanties die samen met de gebruikte componenten in het circuit sluipen. Het gaat over inductanties van aansluitpinnen van een componentbehuizing en verbindingen van een pad naar het massavlak of de voeding op de PCB, capaciteiten tussen aansluitpinnen van een component, van pads naar banen, tussen banen onderling en alle mogelijke combinaties hiervan. In Fig. 4.1a wordt er een typisch schema gegeven van een niet inverterende op amp versterker. Indien met de parasitaire elementen wordt rekening gehouden ziet het schema eruit als Fig. 4.1b. Bij hoogfrequente circuits (en dus ook bij snelle digitale circuits), is er niet veel nodig om het gedrag en de performantie van een circuit te beïnvloeden . Soms is enkele pF genoeg.

D. Pauwels


21

Campus De Nayer

Fig. 4.1 Een versterker zonder en met parasitaire componenten

Enkele basisformules voor het berekenen van deze capaciteiten en inductanties zijn soms handig voor het zoeken van parasitaire elementen die problemen vormen. De formule voor het bepalen van de capaciteit tussen twee parallelle kopervlakken, bv. voedingsvlakken, op een PCB wordt gegeven in form.1. C=

.

(pF) ( form.1) Fig. 4.2 Parallelle kopervlakken

C is de capaciteit in pF, A is de oppervlakte van de kopervlakken in cm2 , k is de relatieve diëlektrische constante van het PCB materiaal (zie Fig. 2.1) en d is de afstand tussen de kopervlakken in cm. De inductantie van een printbaan is een ander parasitair element waar men rekening moet mee houden als het een lange verbinding zonder massavlak is. Form.2 geeft de uitdrukking voor de inductantie van een baan zonder onderliggend massavlak. L = 0.0002

0.2235

0.5

(µH) form.2

L is de inductantie in µH. W is de baanbreedte, L de baanlengte en Fig. 4.3 Printbaan met parasitaire inductie H de dikte van de printbaan, allen uitgedrukt in mm. Dit komt voor een printbaan met een lengte van 25.4 mm (1”), een breedte van 1mm en een dikte van 35µm overeen met een inductantie van 45nH, wat bij een frequentie van 100MHz een impedantie van 28Ω oplevert.

D. Pauwels


22

Campus De Nayer

Via’s zijn een andere bron van zowel parasitaire capaciteit als inductantie. Form.3 geeft de parasitaire inductantie aan en form. 4 de parasitaire capaciteit naar het massavlak. L =2

1

(nH) form.3

Waar T de dikte van de PCB is en d de diameter van de via in cm. C=

.

(pF) form.4

Waar de relatieve diëlektrische constante van het PCB materiaal is, T de dikte van de PCB, D1 de diameter van het pad van de via en D2 de diameter van de opening in het massavlak. Alle afmetingen staan in cm. Een via in een 1.6mm dikke PCB kan al gauw aanleiding geven tot een inductantie van 1.2nH en een capaciteit van 0.5pF naar het massavlak.

Fig. 4.4 Parasitaire elementen in een via

4.1 Behuizingen van halfgeleiders (Packaging). Ook de gebruikte behuizing van de gebruikte componenten zal de parasitaire effecten in het circuit mee bepalen. Op amp’s worden bijvoorbeeld aangeboden in verschillende behuizingen, gaande van DIL over SO8, SOIC tot SOT-23 enz. De gekozen behuizing kan het hoogfrequent gedrag van de versterkers beïnvloeden. De hoofdreden zijn de parasitaire elementen (hierboven besproken) en de PCB routing van ingangen,uitgangen en voedingsbanen naar de versterker. Als we de layout bekijken in de eerste twee figuren van Fig. 4.5 (a,b) dan zien we verschillende mogelijkheden voor de layout. De lengte van de verbindingen zo kort mogelijk houden is cruciaal. Parasitaire inductantie in het feedback pad kan immers zorgen voor ringing en overshoot, wat het geval is in de eerste figuur.

Fig. 4.5 Parasitaire efecten van behuizing en layout

D. Pauwels

Bij de tweede figuur zit de feedback weerstand aan de onderkant van de PCB, onder de SOIC behuizing. Bij deze optie moeten er dan via’s naar RF worden gebruikt, wat ook parasitaire capaciteit en inductantie veroorzaakt. De laatste figuur met de SOT23 behuizing is hier beter, de afstand naar de feedbackweerstand is kleiner wegens de kleinere behuizing en er zijn geen via’s nodig. De ontkoppelcapaciteiten kunnen via korte verbindingen naar de grond worden gelegd, de positieve voedingsspanning wordt hier in deze layout aan de onderzijde van de PCB ontkoppeld.


Campus De Nayer

23

Kies indien mogelijk, een behuizing waar Vcc en Vss naast (of dicht tegen) elkaar liggen. Wanneer Vcc en Vss pinnen dicht tegen elkaar liggen kan de magnetische koppeling tot 0,8 gaan en de wederzijdse inductantie zal de waarde van de zelfinductantie van deze pinnen deels compenseren en dus het totale magnetische veld opgewekt via deze pinnen verkleinen. Dit is zo wanneer ivss en ivcc dezelfde amplitude en fase hebben, dus bv. in het geval van een Fig. 4.6 Vcc en Vss liggen naast elkaar digitale core van een IC, maar niet helemaal bij een uitgangsbuffer.

Kies een behuizing met meerdere naast elkaar gelegen Vcc en Vss pinnen, die liefst tegenover elkaar gelegen zijn. Het dubbele aantal Vcc en Vss pinnen reduceert de equivalente inductantie en dus het opgewekte magnetisch veld met de helft. Als de tweede pin aan de tegenovergestelde zijde is gelegen kan het magnetisch veld nog worden verkleind, omdat beide magnetische velden elkaar tegenwerken. Fig. 4.7 Vcc en Vss liggen tegenover elkaar

D. Pauwels


Campus De Nayer

24

5 EMC Ontwerp strategieën. Elk systeem moet zodanig worden ontworpen dat het voldoet aan de EMC gespecifiëerde limieten. Deze EMC vereisten kunnen worden opgedeeld in twee grote categorieën: immuniteit of susceptability vereisten en emissie vereisten. 5.1.1 Ontwerpstrategie voor immuniteit (susceptability). De verschillende immuniteitsvereisten verschillen in de energie- en de frequentie-inhoud van de elektromagnetische golven waaraan het circuit onderhevig is. De twee vereisten die het meeste impact hebben op het ontwerp zijn de ‘Radiated immunity’ (RI) en de ‘Elektrostatische ontlading’ (ESD) vereisten. 5.1.1.1 Ontwerpstrategie voor immuniteit tegen instraling (radiated immunity). Er is wettelijk bepaald dat een systeem moet voldoen aan de genormeerde limieten voor storingsemissie door uitstraling en door het naar buiten brengen ervan langs geleiders (radiated & conducted emission). Er zijn echter geen normen die aangeven hoe een systeem moet reageren op de interferentie van storingsemissie (langs instraling of geleiding) van andere systemen of van delen van het systeem zelf. Deze interferentie wordt veroorzaakt door de signalen met een redelijk hoge energie-inhoud en hoge frequenties die op een onverwachte manier de werking van circuitcomponenten verstoren. Problemen met elektronische controllers worden meestal veroorzaakt door elektromagnetische straling in de 10MHz tot 900MHz frequentieband. Stoorsignalen die het systeem binnenkomen langs geleiders zitten meestal onder de 80MHz. Het probleem kan opgelost worden door de interferentie buiten het systeem te houden. Dit kan door het systeem te voorzien van een afscherming (shielding) tegen deze invallende elektromagnetische straling en alle stoorsignalen die langs signaal en voedingsgeleiders zouden kunnen binnenkomen weg te filteren. 5.1.1.2 Ontwerpstrategie voor immuniteit tegen Elektrostatische ontlading (ESD). Mensen of toestellen die elektrostatisch geladen zijn kunnen zich door aanraking van een systeem ontladen, waarbij de lading langs geleidende delen van het systeem wegvloeit naar de aarding. Deze elektrostatische ontlading wordt gekenmerkt door zeer korte pulsen met hoge energie die I/O componenten kunnen beschadigen of die de werking van een circuit kunnen verstoren. Het frequentieband voor ESD gaat van DC tot 300MHz (DC tot 10MHz voor bliksem). De voorzieningen voor immuniteit tegen instraling beschermen deels ook tegen ESD problemen. Er zijn echter ook bijkomende maatregelen tegen het laagfrequente en hoogenergetische karakter van de ESD pulsen nodig. De ontwerpstrategie voor ESD bescherming is dat men een hoge impedantie (naar de grond) voorziet op signaal en voedingslijnen die naar het systeem lopen, samen met eventuele bijkomende parallelle componenten die juist een lage impedantie vertonen en zo de energie afvoeren naar de grond, dit om het vernietigende effect van de ESD stroom te beperken en te voorkomen dat de overeenkomende energie het systeem binnendringt.

D. Pauwels


Campus De Nayer

25

5.1.2 Ontwerpstrategie voor controle over emissie door straling of langs geleiders (radiated en conducted emissions). Een systeem heeft ook bepaalde emissievereisten. Hierdoor verzekert men dat een systeem niet te veel elektromagnetische uitstraling ontwikkelt zodat andere systemen er niet worden door beïnvloed. De meeste ontwerptechnieken die zorgen voor immuniteit tegen instraling en ESD, beperken gelukkig ook de intern opgewekte storing die het systeem verlaat. Men kan uistraling uit het systeem reduceren door het opwekken van hoogfrequente interferentie te voorkomen of te minimaliseren zo kort mogelijk bij de component die dit veroorzaakt. Op deze manier voorkomt men dat deze straling wordt doorgekoppeld naar andere circuitdelen waar men ze niet eenvoudig kan wegfilteren. 5.1.3 Grond(ground) systeem of massa. Het is goed even stil te staan bij het concept ‘grond’. Er is soms nogal wat verwarring over wat grond is en wat de invloed ervan is op transmissielijnen, EMI, hoogfrequent signalen en snelle schakelflanken bij digitale signalen. De term ‘grond’ wordt gebruikt voor een heleboel verschillende zaken in elektronica. Bijvoorbeeld, de geel-groene draad die aangesloten is in een stopcontact noemt men grond, het chassis van een systeem noemt men grond, de referentieklem van een analoog circuit noemt men grond en de PCB koperlaag van een transmissielijn noemt men grond. Dit kan nogal verwarrend zijn. Hoe kunnen al deze zaken ‘grond’ zijn? Ze zijn natuurlijk niet allemaal grond. De term ‘grond’ is eigenlijk verkeerd gebruikt in deze gevallen. Per definitie is ‘grond’ het referentiepunt in het systeem dat aangeduid is als het punt van waar alle spanningen in het systeem worden gemeten. Om verwarring te vermijden moeten alle hierboven vernoemde items een andere naam krijgen. 5.1.3.1 Chassis grond Wanneer de term ‘chassis grond’ wordt gebruikt verwijst dit meestal naar de behuizing van een product dat is verbonden met de geel-groene draad uit het stopcontact. Deze is verbonden met de veiligheidsaarding van het gebouw. De bedoeling van deze te verbinden met het chassis is de gebruiker te beschermen tegen een elektrische schok in het geval dat een stroomdraad ongewild contact maakt met het chassis. Dit is de enige functie van deze verbinding. Ze speelt geen enkele rol in het afschermen van EMI. Deze verbinding is zeker niet laag impedant bij de frequenties die een rol spelen voor EMI (30MHz tot 1GHz), de verbinding vertegenwoordigt immers een inductieve reactantie van enkele tientallen tot honderden microHenry’s wat bij de gegeven frequenties zo goed als een open kring oplevert op impedantievlak. Fig. 5.1 Chassis grond

D. Pauwels


Campus De Nayer

26

5.1.3.2 Digitale grond Digitale grond is één van de klemmen van de voeding die energie levert aan de logische circuits in een systeem. In de meeste gevallen is dit de negatieve klem van de voeding (het kan de positieve klem zijn bij ECL logica). Het is de referentieklem vanwaar logische niveau’s van signalen worden gemeten. Het is gebruikelijk om een verbinding te maken van de digitale grond naar de chassis grond, maar niet noodzakelijk. Er zijn zelfs gevallen waar dit niet is toegestaan, zoals systemen met een RS232 of RS485 interface, wegens mogelijks optredende aardingslussen. Wat EMI aangaat is het wenselijk om een verbinding te maken tussen de digitale grond en het chassis (Faraday kooi).

Fig. 5.2 Digitale grond

5.1.3.3 Analoge grond Analoge grond is een voedingsklem voor de analoge circuits in het systeem en wordt gebruikt als referentie voor de analoge signalen. Gewoonlijk worden analoge circuits gekoppeld aan digitale circuits zoals bijvoorbeeld het geval is bij een A/D of Fig. 5.3 Analoge grond

D/A converter. In dit geval zullen analoge en digitale grond op één punt worden doorverbonden om eenzelfde grond vormen.

5.1.3.4 Grondvlak (Voedingsvlak) Wanneer we het verder in deze tekst zullen hebben over transmissielijn structuren dan spreken we over een grondvlak als referentie voor onze transmissielijn. Bij de frequenties waar transmissielijnen relevant zijn (hoogfrequente signalen of digitale signalen met zeer snelle schakeltijden), zijn alle PCB vlakken (dus ook de vlakken met voedingsspanning) kortgesloten met elkaar en dus bruikbaar als ‘grondvlak’ voor deze signalen. Dit komt omdat bij het ontwerp van een voedingssysteem er naar gestreefd wordt een zeer laagimpedante voedingsbron te creëren. Dit door de combinatie van het gebruik van ontkoppelcapaciteiten met verschillende waarden tussen de verschillende voedingsvlakken en door de capaciteit die inherent aanwezig is tussen de verschillende voedingsvlakken van de PCB zelf. Hierdoor wordt er een zeer lage (typisch minder dan 20 mOhm) impedantie verkregen tussen de verschillende vlakken, die verwaarloosbaar is vergeleken met de typische impedantie van een transmissielijn van bv. 50 Ohm. 5.1.3.5 Grond op een PCB Een laag inductief grond systeem is voor EMC het belangrijkste element bij het PCB ontwerp. Er worden op een PCB mogelijks drie grond structuren, of een combinatie ervan, gebruikt: - Een minimale grondstructuur - Een grondrooster of grid - Een grondvlak

D. Pauwels


Campus De Nayer

27

5.1.3.5.1 Een minimale grondstructuur Een minimale grondstructuur verbindt de verschillende grondpunten op de PCB via hoog inductieve verbindingen met elkaar. Dit is de minst aangewezen manier van werken uit EMC oogpunt. Door het grondoppervlak te maximaliseren op de PCB wordt de inductiviteit van het grondsysteem kleiner, wat op zijn beurt de uitgestraalde emissie beperkt. Een maximaal grondoppervlak geeft ook afscherming wat de immuniteit tegen elektromagnetische (EM) straling verbetert. 5.1.3.5.2 Een grondrooster Een grondrooster of grid zorgt ervoor dat stroom via een verbinding met lagere inductiviteit kan terugkeren naar de bron.

Fig. 5.4 Grondrooster

Een grondrooster kan men maken door horizontale en verticale banen aan beide zijden van de PCB door te verbinden met aan aantal via’s. Een dubbelzijdige PCB moet minstens gebruik maken van een grondrooster. 5.1.3.5.3 Een grondvlak Een grondvlak is de minst inductieve massa aansluiting en signaal referentie. Een grondvlak is op een PCB het ideale grond systeem, bij lage frequenties zal de stroom hier de weg met de minste weerstand nemen, bij hoge frequenties de weg met de laagste impedantie. Het grondvlak voorziet in een HF terugkeerpad voor elke signaalbaan en voedingsbaan op de PCB. Een signaalbaan en zijn terugkeerbaan (grondbaan) dicht bij elkaar laten lopen, zodat de bij elkaar gelegen stromen in de tegenovergestelde richting lopen, verlaagt de inductieve impedantie van de totale signaalweg met een factor equivalent met de wederzijdse inductantie tussen de signaal en de terugkeerbaan. Zie Fig. 5.5 en Fig. 5.6. 2 LT is de effectieve inductantie van de signaallus (signaalbaan samen met de terugkeerbaan), L is de zelfinductie van elke helft van de lus en M is de wederzijdse inductantie tussen beide helften. Dit effect dat al begint te spelen vanaf enkele tientallen tot honderden KHz, is van cruciaal belang bij het routen van signalen met een hoge frequentie inhoud op een PCB: men moet immers het 0V terugkeerpad van de stroom kunnen controleren. Dit wil dus ook zeggen bij digitale signalen, waar snelle flanken stroompieken met een hoge frequentie inhoud veroorzaken naar de grondverbinding. Door de signaal en de 0V terugkeerbaan dicht bij elkaar te laten lopen en zo

D. Pauwels


Campus De Nayer

28

hun wederzijdse inductantie te maximaliseren, beperken we niet alleen de koppeling met magnetische velden rond de PCB, maar we minimaliseren ook de impedantie van het terugkeer stroompad en dus beperken we zo de ruisspanning die hierover wordt opgewekt.

Fig. 5.5 Slechte routing, signaal- en returnbaan liggen ver uiteen, dus lage M waarde

Fig. 5.6 Goede routing: signaal en terugkeerbaan liggen dicht tegen elkaar, dus M ≈L

Dit principe beperkt dus de hoeveelheid ruis van de gehele PCB, welke meestal verantwoordelijk is voor HF straling van het bord. Het zal tevens ook de gevoeligheid voor externe interferentie doen afnemen. Het is bijna onbegonnen werk om bij elke signaalbaan en eigen terugkeerbaan te voorzien op een PCB. Als men een grondvlak (0V) voorziet dan is dit probleem opgelost. De terugkeer stroom voor elke HF signaalbaan zal automatisch zijn eigen voorkeursbaan vinden in het grondvlak, dit zal de baan zijn direct onder de signaalbaan: de geometrie zorgt ervoor dat deze terugkeerweg de kleinst omsloten lusoppervlakte heeft en daarom ook de minste totale inductantie! Waar men moet op letten is dat elke 0V aansluiting van een component, waardoor de terugkeerstroom vloeit, een zo kort mogelijke en directe verbinding maakt met het grondvlak, wat gemakkelijk te doen is. Het grondvlak mag uiteraard niet worden onderbroken op de plaatsen waarlangs deze signaalstromen terugvloeien. 5.1.3.5.4 Het grondvlak in xy richting: onderbrekingen, uitsparingen en verbindingen Het effect van een onderbreking doorheen de stroomweg is dat de stroom afgebogen wordt van zijn optimale terugkeerweg en dat de inductantie van de stroomweg wordt verhoogd. Zie Fig. 5.7. Er zijn twee EMC problemen door deze extra inductantie: •

Een eerste probleem is dat de HF stroom die door deze inductantie vloeit, hier een spanning over opwekt. Deze spanning verschijnt dus over de twee delen van het grondvlak, die allebei een grote capaciteit hebben naar de omgeving door hun grote oppervlakte. Deze grondvlakstructuur vormt een efficiënte stralende dipool, die nog versterkt wordt indien er bedrading op het bord is aangesloten.

D. Pauwels

PCB ontwerptechnieken V1.0 Campus De Nayer 29 • Een tweede probleem is dat de inductantie zelf een verhoogde magnetische koppeling naar de omgeving vormt door de grotere lus oppervlakte van de signaalstroom met zijn terugkeerpad. Daarom zou er ofwel geen onderbreking mogen zijn in het grondvlak ( Fig. 5.8) zodat er geen bijkomende inductantie wordt gevormd, ofwel als er wel een onderbreking in het grondvlak zit moet ervoor gezorgd worden dat er geen HF stromen tussen de twee delen van het grondvlak vloeien. Dit kan bereikt worden door een zorgvuldig ontwerp van de layout, voor het controleren van de emissie, dus door het vermijden dat signaalbanen met zulke stromen fysisch over de onderbreking in het grondvlak lopen.

Fig. 5.7 Effect van een onderbreking in het grondvlak

Dit principe is echter geen oplossing voor het immuniteitsprobleem tegen binnenkomende HF EM velden. De magnetische en elektrische koppeling is nog steeds aanwezig voor deze velden, die op deze manier spanning zullen genereren tussen de twee delen van het grondvlak, wat aanleiding kan geven tot het verstoren van het circuit.

Fig. 5.8 Een doorlopend grondvlak geeft de laagste inductantie

Een gebruik dat aangemoedigd wordt door veel application notes van componentfabrikanten is het opsplitsen van het grondvlak in verschillende delen voor verschillende circuitdelen: bv. een analoog grondvlak en een digitaal grondvlak die op één plaats met elkaar worden doorverbonden. De bedoeling is te voorkomen dat digitale ruisstromen in het analoge circuit zouden vloeien en de eigenschappen van het analoge circuit zouden beïnvloeden. Het is dus gerelateerd aan interne EMC problemen. Helaas veroorzaakt dit problemen voor externe EMC, wat niet het geval is bij één grondvlak. Een aantal vragen die men zich kan stellen in dit geval zijn: -

D. Pauwels

Waar moet men de analoge en digitale grondvlakken doorverbinden?

PCB ontwerptechnieken V1.0 -

Campus De Nayer

30

Hoe zit het met voedingsstromen die gemeenschappelijk zijn voor analoge en digitale delen? Waar moeten we signaalbanen leggen die over de onderbreking tussen analoge en digitale delen moeten lopen? Al deze signalen worden blootgesteld aan inkomende interferentie die ontstaat tussen de grondvlakken, of ze zullen zelf interferentie opwekken. - Als men het grondvlak op HF gebied met het chassis van het product doorverbindt, wat altijd aangeraden is om de koppeling in of uit het systeem te minimaliseren, welk van de grondvlakken nemen we dan?

Fig. 5.9 Een gescheiden grondsysteem kan problemen opleveren

Om al deze redenen (en als het fysisch kan) is het raadzaam om slechts één grondvlak te gebruiken doorheen het hele systeem en de layout van de signaalbanen zorgvuldig te doen zodat digitale ruis effectief wordt gescheiden van klein signaal analoge circuits. De layout van analoge circuits moeten dan weer zo worden gedaan dat de kritische punten van het circuit zo weinig mogelijk onderhevig zijn aan ruisspanningen via de grondverbinding, d.w.z. verbindt gevoelige circuits in stervorm zonder gebruik te maken van een gemeenschappelijke grond impedantie. Zie Fig. 5.10 en Fig. 5.11.

Fig. 5.10 Circuitdelen met een gemeenschappelijke grondverbinding

Fig. 5.11 Circuitdelen met stervormige grondverbinding

Vermijd om banen, met kleine signalen of signalen met veel ruis, over onderbrekingen of discontinuïteiten te leggen in het grondvlak. Deze kunnen zijn ontstaan door bv. dicht bij elkaar geplaatste via’s en pads, of aan de rand van het grondvlak. In het midden van het grondvlak is het inductieve effect het kleinst en is de impedantie hoofdzakelijk resistief, maar naar de randen toe speelt een randeffect en de inductantie neemt er toe. Een goede vuistregel is de kritische banen verder dan 10 · van de rand van een

D. Pauwels


Campus De Nayer

31

discontinuïteit weg te houden. Hierbij is de afstand in z (dikte) richting tussen de signaalbaan en het grondvlak. Deze regel geldt ook voor voedingsvlakken (power planes) die boven een grondvlak aanwezig zijn. Als de voedingsvlakken exact dezelfde vorm hebben als het grondvlak, dan zal de transmissielijn die gevormd wordt door deze twee vlakken stoppen in een open circuit en kan het effect van transmissielijn resonantie optreden. Dit geeft aanleiding tot een hoge koppelingsgraad naar en van de PCB bij de resonantiefrequentie. Door het verschuiven van de randen t.o.v. elkaar vermindert het effect van de niet correct afgesloten impedantie en wordt de Q factor bij resonantie lager. In tegenstelling tot een grondvlak is het bij een voedingsvlak wel een goed idee om het op te delen in kleinere vlakken die elk een circuitdeel voeden. Deze verschillende voedingsvlakken kunnen dan worden doorverbonden via een kleine ferrietspoel om ze te ontkoppelen van elkaar. Er zijn enkele uitzonderingen op de regel om een grondvlak nooit te onderbreken: •

Dit is bijna altijd het geval bij galvanisch gescheiden circuitdelen: bij interface circuits die door optocouplers of door transformatoren (bv. Ethernet) worden gescheiden. In deze gevallen kan er in het grondvlak een uitsparing worden aangebracht waar het geïsoleerde

Fig. 5.12 Uitzonderingen om een grondvlak toch te onderbreken

circuit kan ondergebracht worden. Deze geïsoleerde circuits moeten als een afzonderlijke unit op de PCB worden geplaatst zodat de isolatieafstand naar andere circuitdelen of naar het grondvlak overal kan aangehouden worden.

D. Pauwels

PCB ontwerptechnieken V1.0 •

Campus De Nayer

32

Een andere uitzondering waar het soms beter is geen grondvlak te gebruiken is bij het gebruik van snelle (high speed) op amp’s. Deze high speed op amp’s presteren beter als er geen grondvlak onder de in en uitgangspads aanwezig is. De parasitaire capaciteit van het grondvlak naar de ingang samen met de parasitaire ingangscapaciteit van de op amp verlaagt de fasemarge en kan leiden tot instabiliteit. Bij het aangegeven circuit (Fig. 5.13) zal een bijkomende parasitaire capaciteit van 1pF aan de inverterende ingang van de op amp een merkelijke stijging van de versterking teweeg kunnen brengen bij de hoge frequenties (gain peaking) zoals aangegeven in Fig. 5.13. Indien genoeg parasitaire capaciteit aanwezig is kan dit leiden tot oscillaties.

Fig. 5.13 Gain peaking door parasitaire capaciteit

Een capacitieve belasting aan de uitgang van de op amp zal samen met de uitgangsimpedantie van de op amp een pool veroorzaken in de terugkoppellus. Ook dit kan de fasemarge verlagen en het circuit onstabiel laten worden.

6 Transmissielijnen op een PCB 6.1.1 Het frequentiedomein en de bandbreedte van digitale signalen. Een typisch digitaal signaal is een impulsvormig signaal met een bepaalde stijgtijd (rise time tr) en daaltijd ( fall time tf), gegeven in Fig. 6.1.

Fig. 6.1 Een typisch digitaal signaal

D. Pauwels


Campus De Nayer

33

Een impulsvormig signaal bestaat uit een AC component en een DC component. De DC component is de gemiddelde waarde van de golfvorm genomen over één periode van het signaal. De AC component bevat alle frequentiecomponenten van de impulsvorm en kan beschreven worden als een oneindige som van sinusoïdale signalen met frequenties die een meervoud zijn (harmonischen) van de fundamentele frequentie f0.

Fig. 6.3 Spectrale inhoud van een ideale blokgolf

Fig. 6.3 geeft de amplitudes aan van de verschillende frequentiecomponenten voor een tr = tf =0. De spectrale componenten komen voor op veelvouden van de fundamentele frequentie, de omhullende in streeplijn is een sin(x)/x functie. De gebruikelijke manier om de omhullende van de amplitudes weer te geven is in een grafiek met logaritmische frequentie as en amplitude as (dB). Fig. 6.2 geeft dit aan.

Fig. 6.2 Spectrale respons van een ideale blokgolf op een logaritmische schaal

D. Pauwels


Campus De Nayer

34

De amplitudes van de frequentiecomponenten van een impulsvormig signaal mét een bepaalde tr en tf wordt weergegeven in een log-log grafiek in Fig. 6.4.

Fig. 6.4 Spectrale respons van een reële blokgolf

Een eerste kantelpunt in de omhullende zit op een frequentie 1 1⁄ en is dus afhankelijk en van de fundamentele frequentie, een tweede kantelpunt ligt op een frequentie 2 1⁄ wordt dus bepaald door de stijgtijd van het signaal. Hieruit kan men duidelijk zien dat de spectrale inhoud van het signaal bepaald wordt door de stijg en daaltijd. Een grotere stijgtijd duwt het tweede kantelpunt naar lagere frequenties en beperkt dus de HF spectrale componenten. Een korte stijgtijd legt het tweede kantelpunt op hogere frequenties en doet de HF spectrale inhoud stijgen. Een vuistregel om de bandbreedte (BW), of dus de hoogste frequentie van belang, van een digitaal signaal te bepalen is:

1⁄

Hierbij wordt de bandbreedte ongeveer een factor 3 voorbij het tweede kantelpunt genomen, waarmee de factor π in de noemer wordt opgeheven. Op dit punt is de spectrale omhullende verder gereduceerd met ongeveer 20dB. Boven dit punt worden de spectrale componenten minder belangrijk, ze nemen immers af met -40dB/decade.

D. Pauwels


Campus De Nayer

35

6.1.2 Golfsnelheid, golflengte, frequentie, tijd en afstand, ‘elektrisch lang of kort’. Een elektomagnetische golf plant zich voort met een eindige snelheid. Het voortplantingsmedium ( lucht, bedrading, PCB materiaal…) bepaalt de snelheid van de golf. In de ruimte plant een golf zich voort met de lichtsnelheid c (3x108 m/s of 30cm/ns). De golflengte λ van een golf is de fysische afstand die overeenkomt met één periode van de golf. Bij hogere frequentie zal de golflengte dus afnemen. We kunnen zeggen dat: / . Hierbij is v de golfsnelheid en f de frequentie van de golf. Wanneer deze golf zich moet voortbewegen in een diëlektricum of een isolator zoals een PCB zal ze zich trager voortbewegen en is de snelheid afhankelijk van de relatieve diëlektrische ⁄√ constante er van het materiaal. De snelheid van een golf v wordt dan bepaald door: waarbij c de lichtsnelheid voorstelt en er de relatieve diëlektrische constante van het medium. In een PCB zal het diëlektricum het signaal tot ongeveer de helft vertragen (bij FR4 met = 4.2 wordt v = 1.46x108m/s of 14.6 cm/ns). De tijd dat een signaal nodig heeft om een bepaalde weg af te leggen is dan : / waarbij L de lengte van de verbinding is. Uit het vorige is het goed om te onthouden is dat op een PCB een signaal dus ongeveer 15cm zal afleggen per nanoseconde. De stijg en daaltijden van de huidige logische componenten gaan van 200ps tot een 2ns. Als we deze tijden omzetten naar looptijden op een PCB baan, dan komen deze overeen met een 3tal cm tot ongeveer 30 cm. Deze afstand noemt men de ‘Transition Electrical Length’ of TEL, en deze geeft dus aan wat de equivalente lengte is van een schakelflank op een PCB. 6.1.3 Signaalintegriteit en PCB baanlengte. Wanneer een signaalbaan lang is in vergelijking met de TEL van een schakelflank, kunnen er transmissielijn problemen optreden zoals reflecties. In een ideale situatie zal al de energie die op een componentpin naar buiten wordt gestuurd: worden gekoppeld op de PCB baan, worden doorgegeven naar de ingang (belasting) van de component aan het einde van de PCB verbinding en worden geabsorbeerd door deze belasting. Indien echter niet alle energie wordt geabsorbeerd zal de rest terug gereflecteerd worden naar de PCB verbinding en weer naar de bron vloeien. Deze gereflecteerde energie zal dan het originele signaal beïnvloeden, het versterken of verzwakken (afhankelijk van de polariteit van de energie) wat resulteert in opslingering van het signaal (ringing). Als deze ringing groot genoeg is kan dit de signaalintegriteit aantasten en aanleiding geven tot onvoorspelbare fouten. De tijd naar afstand omzetting is nuttig om uit te maken of een signaalbaan ‘elektrisch lang’ of ‘kort’ is. De verhouding van de ‘elektrische lengte’ in golflengte λ van het signaal, tot de fysische lengte van een signaalbaan is uiterst belangrijk. Een fysische signaalbaan is ‘elektrisch kort’ als ze niet langer is dan één tiende van de golflengte van het signaal.

D. Pauwels


Campus De Nayer

36

Verbindingen die elektrisch lang zijn kunnen niet meer geanalyseerd worden met de wetten van Kirchhoff en door gebruik te maken van de netwerktheorie met discrete circuitelementen. Hier moet de transmissielijn theorie worden toegepast! Dit is een reëel fenomeen in de hedendaagse digitale en analoge PCB’s waar de snelheden steeds groter worden en waar er over verbindingsbanen signalen worden gestuurd met een spectrale inhoud in het GHz bereik. De traditionele netwerktheorie met discrete circuitelementen is hier dus niet van toepassing en de transmissielijn theorie moet worden gebruikt! Als de verbinding ‘elektrisch kort’ is bij de hoogste significante frequentie van het signaal (dit is de bandbreedte 1⁄ ) dan mogen we stellen dat de verbinding weinig effect zal hebben op de transmissie van de bron naar de belasting, buiten het feit dat er een kleine looptijdvertraging zal optreden. Dus, de lijn is elektrisch kort als de hoogste frequentiecomponent ( ) van het signaal over die lijn met lengte L voldoet aan:

1 10

1 10

10

Dit kunnen we ook herschrijven als: L

10

10

Of als:

10

Als de lengte L van de verbinding op de PCB, of de looptijd TD, hieraan niet voldoet, moeten we gebruik maken van transmissielijn theorie. Als een signaal een stijgtijd heeft van 1ns, dan komt dit op een FR4 epoxy PCB overeen met een TEL van 1 . 1.46x108m/s = 14.6 cm. Als de verbinding op de PCB langer is dan 1.46cm moet ze worden bekeken als een transmissielijn en moeten we de impedantie controleren, zoniet krijgen we integriteitsproblemen. 6.1.4 Hoe beïnvloeden reflecties het signaal? Over een uniforme doorsnede van een PCB signaalbaan plant een signaal zich voort zonder veel verzwakking. De verzwakking komt van de weerstand van de geleider en de verliezen in het diëlektricum, dit verlies is klein. Als de impedantie van deze transmissielijn om één of andere reden verandert, zal een deel van de energie van dit signaal gereflecteerd worden naar de bron. Het signaal dat zijn weg voortzet zal verminderen met het bedrag van de energie die is gereflecteerd.

D. Pauwels


Campus De Nayer

37

De hoeveelheid reflectie en de polariteit ervan kan worden bepaald door volgende uitdrukking: %

100

Met: ZD de belastings- of downstream impedantie en ZU de bron- of upstream impedantie. Deze uitdrukking geeft het percentage van het signaal aan dat terug naar de bron zal worden gereflecteerd gebaseerd op de impedanties aan weerzijden van de impedantieverandering. De uitdrukking voorspelt de spanningsamplitude van de reflectie. Merk op dat als de belastingsimpedantie groter is dan de bronimpedantie de polariteit van de reflectie positief is en bij de signaalamplitude moet worden bijgeteld, dit noemt men ‘overshoot’. In een extreem geval, bij een open lijn, of een oneindig grote impedantie, zal alle energie worden gereflecteerd. De signaalspanning op de signaalbaan kan worden bepaald door de invallende en de gereflecteerde golf op elk punt van de lijn op te tellen, rekening houdend met de looptijd van de golf en zijn reflectie over deze lijn. Dit resulteert bij een positiefgaande flank in een verdubbeling van de signaalamplitude aan het uiteinde van een open lijn. Deze soort van reflectie degradeert het logische niveau van het signaal niet en is meestal onschadelijk, behalve als het resulterend signaalniveau groter wordt dan de maximum toegelaten ingangsspanning voor een ingang! Het logisch spanningsniveau op een transmissielijn verdubbelt bij een positiefgaande flank aan het einde van de lijn als dit een open circuit is, ongeacht wat de karakteristieke impedantie van de transmissielijn is. In het andere geval, wanneer de impedantie bij een verandering kleiner wordt dan de voorliggende of bronimpedantie, zal de polariteit van de reflectie negatief zijn en moet deze van de signaalamplitude worden afgetrokken, dit noemt men ‘undershoot’. Deze soort reflectie degradeert het logische niveau en is schadelijk als het te groot wordt. In het extreme geval wanneer de belastingsimpedantie een kortsluiting is zal alle energie worden gereflecteerd, het gereflecteerde signaal is geïnverteerd en wordt dus afgetrokken van het invallende signaal wat uiteraard resulteert in een amplitude van 0V (kortsluiting!). In elke fase van het designproces waar men de controle heeft over hoe een impedantieverandering optreedt, is het wenselijk om er voor te zorgen dat de downstream impedantie groter of gelijk is aan de upstream impedantie. Dit kan door een geschikte waarde van impedantie aanpassingsweerstanden te kiezen. Dit principe van reflectie is geldig bij overgangen van 0 naar 1 maar ook omgekeerd bij een 1 naar 0 transitie. In het geval van een negatieve signaalflank (1 naar 0) zal bij een overgang naar een grotere impedantie een reflectie optreden met een positieve polariteit, dus een negatiefgaande reflectie, die wordt opgeteld bij de invallende golf die dus resulterend kleiner wordt. Op dezelfde wijze zal een overgang naar een kleinere impedantie aanleiding geven tot een negatieve reflectie, wat in het geval van een neergaande flank overeenkomt een resulterend signaal dat groter wordt.

D. Pauwels


38

Campus De Nayer

6.1.5 Hoe controleren we de impedanties? De situatie waar energie heen en weer wordt gereflecteerd kan worden vermeden door de impedanties zo goed mogelijk op elkaar af te stemmen. Dit zorgt ervoor dat alle energie gekoppeld wordt van de bron naar verbindingsbaan en van de verbindingsbaan naar de belasting. Een PCB waar er bij het routen rekening werd gehouden met de impedantie aanpassing noemt men een ‘impedance controlled PCB’. Er zijn twee vereisten om aan impedantie aanpassing te doen; de verbindingsbanen op de PCB dimensioneren als transmissielijnen met een bepaalde karakteristieke impedantie en aanpassing van de componentimpedanties aan deze lijn (component matching door middel van afsluitweerstanden, dit noemt men ‘ termination’) . 6.1.5.1 PCB transmissielijnen dimensioneren voor een bepaalde karakteristieke impedantie. Een transmissielijn is een verbinding (bv. op een PCB) met een gedistribueerde mix van weerstand, inductantie en capaciteit. Er zijn twee types van layout voor een transmissielijn op een PCB: microstrip en stripline.

Fig. 6.6 Microstrip

Fig. 6.5 Stripline

De figuur Fig. 6.6 geeft een microstrip layout aan, deze bestaat uit een PCB baan die gerefereerd is ten opzichte van één referentievlak (voedingsspanning- of grondvlak). De figuur Fig. 6.5 toont een stripline layout waarbij de verbindingsbaan gelegen is tussen twee referentievlakken. Elke signaalbaan op een PCB heeft een karakteristieke impedantie Zo die bepaald wordt door de breedte (W) van de baan, de dikte (T) van de koperfolie, de relatieve diëlektrische constante ( ) van het gebruikte PCB materiaal (bv. FR4 met = 4.2) en de hoogte (H) tussen de baan en het referentievlak. Zie Fig. 6.7. Volgens de IPC-2221 norm (met W, T en H in inch) zal de karakteristieke impedantie , de looptijd en de intrinsieke baancapaciteit Co in twee gevallen gegeven worden door: •

Voor een microstrip layout (waarbij .

√

in ps/inch in pF/inch

D. Pauwels

. .

in Ohm

1 wordt dit:

PCB ontwerptechnieken V1.0 •

Voor een stripline met

2 wordt dit:

. .

√

39

Campus De Nayer

.

in Ohm

.

/

.

Fig. 6.7 Impedantie in functie van de baanbreedte

6.1.5.2 Component matching,’termination’. Een ‘impedance controlled’ PCB kan men niet bekomen met het routen van transmissielijnen alleen. Ingangen hebben meestal een veel hogere ingangsimpedantie dan de impedantie van de PCB verbinding (transmissielijn) en de uitgangen meestal een veel lagere uitgangsimpedantie. Bij CMOS is de ingangsimpedantie oneindig groot, het equivalent van een ingang is enkel een ingangscapaciteit van enkele pF. Daarom zijn er aanpassingscomponenten, meestal een weerstand, (termination) nodig om deze ingangsimpedantie aan te passen aan de transmissielijn. Uitgangen van logische componenten hebben liefst een kleine uitgangsimpedantie en zullen met de transmissielijnimpedantie een spanningsdeler vormen ( Fig. 6.8) zodat de vertrekspanning van deze snelle spanningsveranderingen (flanken) aan de ingang van de transmissielijn kleiner is dan het spanningsniveau dat men verwacht voor logische transitie (bv. 3,3V bij een CMOS poort). Merk ook op dat de belastingsimpedantie van de transmissielijn niet ‘zichtbaar’ is voor de snelle schakelflanken van de driver. Ze zijn gescheiden van elkaar door de looptijd van het signaal over de transmissielijn. Al wat de driver bij snelle schakelflanken ziet is de ingang van de transmissielijn. Fig. 6.8 Uitgangsimpedantie en transmissielijnimpedantie vormen een spanningsdeler

D. Pauwels


Campus De Nayer

40

6.1.5.2.1 Parallel terminatie

Fig. 6.9 Parallel terminatie

Bij een parallel terminatie zal men de ingangsimpedantie van de belasting aanpassen aan de transmissielijn (Fig. 6.9), men neemt de afsluitweerstand RT gelijk aan de transmissielijnimpedantie Zo . Zo treden er geen reflecties op van de belasting naar de driver. De weerstand wordt zo kort mogelijk bij de ingang van de belasting (CMOS poort in dit geval) geplaatst om efficiënt te zijn. De waarde van RT is dus meestal niet groot, daar de praktische waarde van de Zo van een PCB transmissielijn meestal klein is. De statische (een tijdje na de schakelflank) belasting van de driver is in dit geval groot bij een logisch hoog uitgangsniveau, immers de afsluitweerstand zorgt

voor een zware DC belasting van de driver. Er moet worden voor gezorgd dat de IOH van de driver niet wordt overschreden. De logische waarde van de ingangsspanning Vin aan de belasting moet voor een logisch hoog niveau ook minstens VIH min bedragen . Aan deze eisen kan men niet altijd gemakkelijk voldoen. Fig. 6.10 VIH min moet worden gehaald

6.1.5.2.2 Serie terminatie Bij een serie terminatie (Fig. 6.11) gaat men de impedantie aan de driverzijde aanpassen aan de transmissielijnimpedantie ipv. de impedantie bij de belasting aan te passen. Doordat de uitgangsimpedantie van een logische Fig. 6.11 Serie terminatie component meestal laag is moet men dus een weerstand in serie zetten kort bij de driver die samen de uitgangsimpedantie van de driver een impedantie vormt die gelijk is aan de transmissielijnimpedantie. Op deze manier zal de vertrekspanning aan de ingang van de transmissielijn halveren voor snelle schakelflanken. De uitgang van de transmissielijn is in dit geval open (Zin=oneindig groot bij CMOS), er staat alleen een kleine parasitaire capaciteit die slechts een geringe hoeveelheid energie opneemt. Door reflectie ontstaat er dus een verdubbeling van het spanningsniveau aan de belasting, het logisch niveau wordt dus hersteld! De gereflecteerde golf zal aan de driverzijde helemaal worden geabsorbeerd daar de impedantie hier is aangepast aan de transmissielijnimpedantie. De reflecties stoppen hier dus. Het voordeel van deze methode is dat er geen statische belasting is voor de driver, maar het plaatsen van een serieweerstand in het signaalpad zal het signaal vertragen doordat de RC tijdconstante toeneemt, de ontwerper zal dus met een grotere ‘setup time’ moeten rekening houden.

D. Pauwels


Campus De Nayer

41

6.1.6 Crosstalk of koppeling. De term ‘crosstalk’ of koppeling wordt gebruikt om de ongewenste transfer aan te geven van signaalenergie van een PCB baan (transmissielijn) naar een naburige PCB baan. Deze PCB banen kunnen op hetzelfde vlak of op naburige vlakken in een PCB liggen. De energietransfer kan ontstaan door capacitieve koppeling (elektrisch veld), inductieve koppeling (magnetisch veld) of via een gemeenschappelijke impedantie. 6.1.6.1.1 Koppeling via een gemeenschappelijke impedantie. Wanneer twee of meerdere circuits een gemeenschappelijke geleider gebruiken (Fig. 6.12) om een signaal door te geven spreken we van een gemeenschappelijke impedantie. Een gemeenschappelijke impedantie zorgt voor een vorm van ‘communicatie’ tussen de verschillende circuits. Stroom die door de gemeenschappelijke impedantie vloeit zal immers hierover een spanning creëren, die direct zichtbaar is in alle verbonden circuits, en op deze manier voor

Fig. 6.12 Circuits met een gemeenschappelijke geleider

ongewenste koppeling tussen de circuits zorgen. Deze gemeenschappelijke geleiders zijn meestal voedingsen grondbanen. Waneer er in een grond netwerk lussen (ground loops) ontstaan (S1 uit de Fig. 6.13 is gesloten) wordt het systeem gevoelig voor interferentie door externe magnetische velden. Er is ook het gevaar dat de stroom die in de lus vloeit, een magnetisch veld opwekt zodat er een stoorsignaal kan ‘ontsnappen’ uit de Fig. 6.13 Ground loops

circuitdelen waar er grote stromen vloeien en zo ruis kan opwekken in gevoelige circuitdelen elders in het systeem. Om dit probleem op te lossen moet men voor het aanbrengen van grond en voedingspotentiaal afzonderlijke banen gebruiken naar een centraal sterpunt of beter nog, gebruik maken van een laagimpedant vlak, bijkomend moet men steeds een deugdelijke ontkoppeling

D. Pauwels


Campus De Nayer

42

voorzien van verschillende circuitelementen zodat de snelle stroomvariaties lokaal kunnen circuleren en niet door de eventuele gemeenschappelijke impedanties zullen vloeien. 6.1.6.1.2 Capacitieve en inductieve koppeling Een elektromagnetisch veld bestaat zoals de naam het zegt uit twee componenten, een elektrisch en een magnetisch veld. Elk van deze twee componenten van een signaal dat zich verplaatst over een PCB baan kan tegelijk energie koppelen naar een naburige PCB baan. Zie Fig. 6.14 met Cg de generator capaciteit, Cr de capaciteit van het gekoppelde circuit, RT de afsluitimpedanties van de PCB baan, L wed de wederzijdse inductantie van generator naar gekoppeld circuit en C wed de wederzijdse capaciteit tussen generator en gekoppeld circuit. Wanneer het elektrisch veld domineert is dit doordat de parasitaire capacitieve koppeling tussen twee PCB banen groter is dan de parasitaire magnetische koppeling. Deze vorm van capacitieve (C wed) koppeling treedt vooral op tussen PCB banen die in verschillende signaallagen van de PCB boven elkaar liggen. Het magnetisch veld domineert waneer de magnetische koppeling (L wed) tussen de PCB banen groter is dan de capacitieve Fig. 6.14 Capacietieve en inductieve koppeling koppeling, dit is het geval wanneer verschillende PCB banen naast elkaar lopen op dezelfde signaallaag van de PCB. Het is belangrijk te beseffen dat beide vormen van koppeling steeds gelijktijdig optreden en zo ruis opwekken in de gekoppelde PCB baan. Dit gekoppeld ruissignaal mag bij digitale logica zeker niet groter worden dan de ruismarge van de gebruikte logische componenten zodat het de logische niveaus van een circuit niet zal beïnvloeden. 6.1.6.1.3 Capacitieve koppeling Een signaalspanning creëert een elektrisch veld vanuit een PCB baan of verbindingsdraad. Capacitieve koppeling resulteert uit de interactie van een in de tijd variërend signaal tussen een generatorcircuit en een gekoppeld (ontvanger) circuit. Fig. 6.15 illustreert dat capacitieve koppeling het gevolg is van een gemeenschappelijke capaciteit C wed. Hierbij is Req de parallel equivalente weerstand van de afsluitimpedanties van de PCB baan. Langs de wederzijdse capaciteit C wed kan er een EMI stroom vloeien van generator naar ontvangercircuit en hier een spanning opwekken. Dit parasitair circuit is principieel een differentiatorcircuit. Hoe steiler de flanken van de drivergolfvorm, hoe groter het gekoppeld signaal is ( ). Fig. 6.15 Capacitieve koppeling

D. Pauwels


43

Campus De Nayer

De hoeveelheid ruis die op deze manier opgewekt wordt in het gekoppelde circuit hangt af van de lengte van de parallel lopende banen en de afstand tussen de signaalvlakken. Dit type van koppeling kan grotendeels worden vermeden door banen in X richting te leggen op een signaalvlak en in de Y richting in een nevenliggend vlak. 6.1.6.1.4 Inductieve koppeling Inductieve koppeling ontstaat wanneer de parasitaire magnetische koppeling groot genoeg is om een beduidende hoeveelheid energie te koppelen tussen twee PCB banen. Dit is het geval wanneer twee banen parallel op dezelfde PCB laag lopen. Inductieve koppeling is dus onvermijdelijk, want het is nodig een aantal banen parallel te leggen om alle verbindingen op de PCB te krijgen. Inductieve koppeling kan optreden bij lage of hoge frequenties. Er is meer kans op inductieve koppeling wanneer er grote en snelle stroomvariaties door laagimpedante circuits vloeien. (

).

Fig. 6.16 geeft aan dat inductieve koppeling in feite gewoon de transformatorwerking is die Fig. 6.16 Inductieve koppeling optreedt. De hoeveelheid ruis die op deze manier wordt doorgekoppeld hangt af van de wederzijdse inductie tussen de circuitdelen die wordt bepaald door: de lusoppervlakte van het driver en ontvanger circuit (tegenover het grondvlak), de parallelle lengte van de twee circuitbanen en de afstand tussen de twee circuitbanen. 6.1.6.1.5 Koppeling tussen transmissielijnen. Een signaalflank die zich voortbeweegt over een transmissielijn van de driverzijde (near side) naar de belastingszijde (far side) zal via wederzijdse capacitieve koppeling een stroom laten vloeien naar een naburige transmissielijn. De grootte van deze stroom is afhankelijk van de flanksteilheid van de signaalspanning en de waarde van de wederzijdse capaciteit tussen de gekoppelde transmissielijnen. De plaats waar de stroom wordt geïnjecteerd in de gekoppelde transmissielijn zal zich mee van de ‘near side’ naar de ‘far side’ verplaatsen met de signaalflank die zich voortbeweegt over de aangestuurde transmissielijn. De geïnjecteerde stroom die op deze manier wordt doorgekoppeld zal zich opsplitsen (ICm) en zich in de twee richtingen naar de afsluitimpedanties verplaatsen over de gekoppelde transmissielijn. De signaalflank van de stroom die zich verplaatst op de aangestuurde transmissielijn zal Fig. 6.17 Capacitieve en Inductieve koppeling tussen transmissielijnen

D. Pauwels

tegelijk via de wederzijdse inductantie een stroom ILm opwekken in de gekoppelde transmissielijn met een zin


Campus De Nayer

44

die tegengesteld is aan de stroomzin in de aangestuurde transmissielijn (wet van Lenz) om zo het opgewekte magnetisch veld tegen te werken. , is dus de som van deze beide De stroom die naar de ‘near side’ vloeit, stromen en de stroom, , die naar de ‘far side’ vloeit het verschil. In praktijk is het meestal de ‘near side’ crosstalk die problemen oplevert. Deze neemt snel toe met de lengte van de twee parallel gekoppelde lijnen, tot het een saturatiepunt bereikt. Deze lengte noemt men de kritische lengte, in gekoppelde lijnen langer dan deze lengte zal de crosstalk niet meer toenemen. Deze kritische lengte is evenredig met de stijgtijd van het signaal, het effect van ‘near side’ crosstalk zal dus toenemen bij snellere transities. Wanneer de twee lijnen zijn omgeven door een homogeen materiaal (zoals in een stripline omgeving), zal de inductieve en capacitieve koppeling naar de ‘far side’ ongeveer even groot zijn en elkaar opheffen. Bij een omgeving die niet homogeen is zoals bij microstrip lijnen, is de inductieve component groter dan de capacitieve component. Als de gekoppelde lijn perfect is afgesloten op de impedantie van de transmissielijn zullen er geen reflecties optreden van het crosstalksignaal. Indien dit niet het geval is, zullen de crosstalk signalen over de lijn heen en weer worden gereflecteerd, wat het probleem nog groter maakt. 6.1.6.1.6 Afscherm banen (Guard traces) Afschermbanen of grondbanen worden soms voorgesteld als een middel om inductieve crosstalk te verminderen. Wanneer er een crosstalk probleem is legt men soms een baan op grondpotentiaal tussen de twee gekoppelde lijnen. De inductieve crosstalk vermindert in dit geval, maar dit is te wijten aan het feit dat de gekoppelde banen verder van elkaar gelegen zijn door de tussenliggende grondbaan. De afschermbaan gedraagt zich immers, ook al is ze aan weerzijden verbonden met het grondvlak, niet als een ‘grond’ maar als een gedistribueerd LC netwerk dat zal resoneren bij een aantal frequenties. Op deze manier vormt ze een bandpas filter en maakt de zaak alleen maar erger. Een koperbaan is dan ook niet in staat om een elektromagnetisch veld tegen te houden. Om het even welke bedrading en om het even waar de uiteinden mee verbonden zijn, het EM veld wordt hiermee niet tegengehouden. Als dit waar zou zijn zouden transformatoren en motoren niet werken! 6.1.6.1.7 Enkele vuistregels: Als we crosstalk willen verminderen is een grotere afstand tussen de lijnen beter. Gebruik van componenten met een grotere stijgtijd, of dus met een kleinere frequentie inhoud, is beter. Gevoelige banen worden best in stripline uitgevoerd. De lijn aan beide zijden afsluiten met de transmissielijn impedantie vermindert de crosstalk. Afschermbanen verminderen de inductief opgewekte crosstalk niet, ze kunnen het zelfs erger maken.

D. Pauwels


Campus De Nayer

45

7 Invloed van PCB verbindingen op circuits 7.1.1 Weerstand van de koperfolie van PCB banen Koper is zeker geen supergeleider, daardoor zullen koperverbindingen bij grote stroomsterkte aanleiding geven tot spanningsverliezen en opwarming van de PCB. De soortelijke weerstand van koper bij 25 ºC is 724 x 10-6 Ωcm. De dikte van een standaard PCB koperfolie is 36µm. De folieweerstand RF van een vierkant (Z=X) kan dan worden bepaald en is 0.48 mΩ/□. Hiermee kan dan de weerstand worden bepaald van een PCB baan of voedingsvlak vlak met breedte X en lengte Z als: 0,48 (mΩ) met Z de lengte en X de breedte van de PCB folie, zoals Fig. 7.1 aangeeft. Fig. 7.1 Koperfolieweerstand De circulaire spreidingsweerstand vanuit een punt, zie Fig. 7.2, geeft aan wat de weerstand is gemeten tussen een punt (aansluitpad van een component) en het grondvlak of voedingsvlak op een bepaalde afstand van dat punt, in de veronderstelling dat het om een homogeen en ononderbroken vlak op de PCB gaat. De circulaire spreidingsweerstand kan worden berekend via de formule: (mΩ). Hierbij is R1 de binnenstraal van de aansluitpad van de component en R2 de buitenstraal van de cirkel van waarop men de PCB folieweerstand naar dat aansluitpunt berekent. Fig. 7.2 Circulaire spreidingsweerstand

Voedingssystemen Een voedingssysteem heeft als taak een adequate spanning te leveren aan een circuit bij verschillende belastingsgevallen en volgens de vereiste toleranties. Een ideaal voedingscircuit levert een constante spanning bij alle belastingsgevallen en heeft geen uitgangsimpedantie. Met de steeds lager wordende werkspanningen, de hogere clockfrequenties en dus het groter wordende vermogen nodig voor digitale componenten, wordt het ontwerp van een voedings(distributie)systeem steeds moeilijker. Verschillende digitale componenten hebben ook andere werkspanningen nodig, bv. microprocessoren, ASIC’s en FPGA’s gebruiken 1.2V tot 1.5V en dit bij stromen tot 30A. SRAM en DRAM werken meestal op een hogere spanning, bv. DDR-1 RAM werkt op 2.5V en DDR-2 RAM op 1.8V. Enkele benodigde logische en analoge componenten werken dan weer op 3.3V of 5V. D. Pauwels


Campus De Nayer

46

Dit maakt dat een voedingssysteem tegenwoordig bestaat uit een centrale module om de netspanning om te vormen naar een DC spanning van bv. 12V die wordt verdeeld naar de PCB’s. Kleine DC/DC converters zorgen dan lokaal op de PCB voor de omzetting naar de gewenste spanning en stroom. 7.1.1.1 Voedingsdistributiesysteem op een PCB De componenten die zorgen voor de voeding en de distributie ervan op een PCB zijn niet ideaal. Ze hebben allen een frequentieafhankelijke impedantie. Daarom moeten er componenten gebruikt worden die geschikt zijn voor het vereiste frequentiebereik. Fig. 7.3 geeft het schema weer van een typische voedingscomponent en de distributie over een PCB. De PCB voedingsvlakken zijn een kritisch deel van de voedingsdistributie. Ze zorgen voor een lage DC weerstand, een relatief grote capaciteit (CPCB) met zeer goede hoogfrequent eigenschappen en de laag inductieve verbinding naar de discrete ontkoppelcapaciteiten. De DC weerstand van de voedingsvlakken(Rvlak)en de inductantie (Lvlak) zijn niet discreet aanwezig zoals op de figuur, maar zijn verdeeld aanwezig tussen alle ontkoppelcapaciteiten en belastingen. De DC/DC omzetter zorgt voor het leveren van voedingsspanning met een bepaald vermogen en heeft een laagfrequent respons op belastingsveranderingen. Ontkoppelcondensatoren worden gebruikt om de voedingslijnen laagimpedant te houden tussen het laagafvalpunt van de DC/DC omzetter en het hoogfrequentpunt waar de capaciteit (CPCB) tussen de voedingsvlakken actief wordt, deze heeft het voordeel geen parasitaire inductantie en dus goede HF eigenschappen te hebben. Meestal zijn er grote aantallen ontkoppelcondensatoren nodig.

Fig. 7.3 Voedingssysteem op een PCB

Dit om een kleine equivalente serie weerstand (ESR) en equivalente serie inductantie (ESL) te bekomen door het parallel schakelen ervan. Er zijn ook verschillende types nodig, daar deze andere eigenschappen hebben over het vereiste frequentiebereik. Condensatoren met een grote waarde (Cbuf) staan in voor de lagere frequenties, terwijl kleinere capaciteiten (C1…C3) de hogere frequenties kortsluiten. De aansluitpinnen en ‘bondwires’ van de gebruikte IC’s gedragen zich

D. Pauwels


47

Campus De Nayer

ook inductief, wat groundbounce kan opwekken, terwijl er in de chip ook een capaciteit aanwezig is over de voedingsklemmen die de zeer hoogfrequente componenten van de clock stroompieken opvangt. Het meetpunt waar de DC/DC omzetter zijn feedbacksignaal meet is ook zeer belangrijk in het compenseren van een te grote DC spanningsfout over het voedingsvlak. Wanneer de DC/DC omzetter zijn uitgangsspanning meet aan zijn eigen uitgangsklemmen, zal de DC spanningsdaling door de DC koperweerstand niet worden gecompenseerd voor de belasting die ver van de omzetter is verwijderd. Deze weerstand mag op het eerste zicht klein zijn, hij is bij grote stroomsterkte zeker niet verwaarloosbaar. 7.1.1.2 DC spanningsdalingen en vermogendissipatie in voedingsen grondvlakken 7.1.1.2.1 Voedingsspanningsvereisten De meeste digitale componenten vereisen van een voedingsdistributiesysteem dat de spanning binnen een tolerantie van ±5% wordt afgeleverd. Hierin zitten alle condities van de netspanning, de belastingsvariaties, koperweerstand, de Categorie Tolerantie temperatuursschommelingen en componenttoleranties. Voedingsmodule ±2% (tolerantie met veroudering) DC spanningsdaling door koperweerstand

±1%

AC rimpel (piek-piek)

±2%

Totaal

±5%

Een praktische aanpak is om deze 5% op te delen in verschillende categorieën en dan specifiek te ontwerpen voor een categorie. Stel dat we een PCB moeten maken voor een processor met een werkspanning van 1.5V en een maximale stroom van 20A waarvan 75% (15A) afhankelijk is van de activiteit van de processor.

Categorie

Tolerantie

Spanning

Stroom

Vereiste impedantie

Voedingsmodule

±2%

±30mV

DC V daling

±1%

±15mV

20A

0.75mΩ

AC rimpel

±2%

±30mV

15A

2.0mΩ

Dan kunnen we hieruit de nodige maximum impedantie bepalen van het voedingsdistributiesysteem. De stroom naar de belasting kan variëren van DC tot de hogere harmonischen van de clockfrequentie, de impedantie van de voedings-distributie moet dus ook laag blijven, zoals vereist, bij deze frequenties. Stel dat we voor dit systeem een lange smalle PCB hebben van 100mm op 160mm (eurocard formaat) en dat de processor en de

D. Pauwels


Campus De Nayer

48

voedingsmodule 80 mm in de langsrichting van elkaar zijn opgesteld. De folieweerstand is dan 0,48mΩ x 80/100 =0,38 mΩ. Deze weerstand moeten we dubbel in rekening brengen, immers het voedingsvlak en het grondvlak hebben deze weerstand. De totale weerstand is dus 0,76mΩ. Dit geeft een spanningsdaling naar de processor van 0,76mΩ x 20A = 15,2mV,wat meer is dan de toegelaten DC spanningsdaling bij 20A. Een mogelijke oplossing kan zijn gebruik te maken van meerdere grond- en voedingsvlakken in een meerlagen PCB. Een high performance PCB kan zo uit 20 of meer lagen bestaan. Op deze manier kan de totale parallelweerstand worden verlaagd tot onder de maximale waarde van 0,75 mΩ. Een andere manier om binnen de tolerantie te komen van de voedingsspanning is het terugkoppelpunt van de voedingsmodule (van waar de voedingsspanning gemeten wordt op de PCB) te verleggen van de klemmen van de voedingsmodule naar bv. het midden van de PCB tussen de processor en de voedingsmodule. De effectieve spanningsdaling naar de processor zal zo worden gehalveerd. Op deze manier zal op het meetpunt de voedingsspanning de nominale waarde hebben, aan de uitgangsklemmen van de voedingsmodule zal de spanning dan te hoog zijn (+7,6mV) en aan de processorkant te laag (-7,6mV), maar dit valt netjes binnen de tolerantie. 7.1.1.2.2 Vermogendissipatie in PCB banen of vlakken Componenten die veel stroom leveren zoals bv. DC/DC omzetters zijn redelijk groot zoals aangegeven in Fig. 7.5 en hebben aansluitpinnen met een dikte van 1.6mm. Een redelijke maat voor een bevestigingsgat in een aansluitpad is dan 1.9mm. Als er een stroom van bv. 20 A moet worden geleverd door deze component is dit zeer veel om radiaal over een PCB voedingsvlak te verspreiden. De spreidingsweerstand en de resulterende spanningsdaling over het voedingsvlak zullen dan ook aanzienlijk zijn. Via de uitdrukking kunnen we de spreidingsweerstand bepalen, de bijhorende Fig. 7.5 Fysische afmetingen van een DC/DC module spanningsdaling kan dan berekend worden. Als we een aansluitpad nemen met een diameter van 1.9mm voor R1 en we bepalen de speidingsweerstand op een diameter van 50mm (ongeveer 25 keer groter) dan is . . = 0.250 mΩ. Bij een stroom van 20A geeft dit een spanningsverlies van 5mV en een vermogen dissipatie van 100mW. Dit fenomeen treedt op bij de voedingspin en de grondpin bij de DC/DC omzetter maar ook bij de pinnen van de belasting zodat de totale vermogen dissipatie 400mW bedraagt. Het is niet wenselijk om bijna een halve Watt te verspillen als het kan vermeden worden. De vermogenpinnen van de DC/DC omzetter worden ook gebruikt om de Fig. 7.4 Layout van een aansluitpad van een voedingsmodule

D. Pauwels

warmte af te voeren van de omzetter naar de PCB vlakken.


Campus De Nayer

49

Het kleine aansluitgat van de vermogenpinnen zorgt ook voor een grote thermische weerstand naar de PCB vlakken. Een oplossing voor beide problemen is voor het aansluitgat een aansluitpad te gebruiken met een grote oppervlakte aan beide zijden van de PCB, zoals in Fig. 7.4 wordt aangegeven. In deze oppervlakte kunnen dan meerdere kleine via’s geboord worden om de verbinding te maken met de grond- of voedingsvlakken. De aansluitpads aan de oppervlakte van de PCB zijn dikker (ongeveer 50µm) dan de intern gebruikte koperfolies omdat er nog een platinglaag op aanwezig is. Met pads aan beide zijden van de PCB kan dit een acht maal lagere spreidingsweerstand opleveren dan bij het interne vlak. 7.1.2 Spanningsverlies in signaalbanen Ook bij signaalverbindingen is de DC weerstand van de koperbanen soms belangrijk. Bij een baanbreedte van 0.25 mm (10 mil), die veel wordt gebruikt, is de koperweerstand 19mΩ/cm wat vrij veel is. In Fig. 7.6 wordt een voorbeeld gegeven van waar er hierdoor een probleem kan optreden. De 16bit ADC met een ingangsweerstand van 5KΩ wordt met een signaalbron verbonden via een 5cm lange signaalbaan van 0.25 mm breedte. De koperweerstand van bijna 0.1Ω vormt een spanningsdeler met de ingangsweerstand van 5KΩ wat aanleiding geeft tot een spanningsfout. De resulterende spanningsdaling is een ‘gain error’ van 0.1/5000 (≈0.0019%) die boven de 1LSB van de ADC zit (0.0015% bij 16 bits). Hier wordt het effect van de grondverbinding, wat meestal een grondvlak is, verwaarloosd. Wanneer we bij hogere frequenties de inductantie meerekenen wordt deze situatie alleen maar erger. Fig. 7.6 Koperweerstand van geleiders

Een oplossing kan hier zijn het gebruik van bredere signaalbanen, wat echter soms niet mogelijk is. Een andere oplossing is het gebruik van een ADC met een hogere ingangsweerstand, maar wanneer dit niet mogelijk is kan men ook een ‘Kelvin verbinding’ maken met de ADC. Hierbij legt men het spanningsmeetpunt van het hoogimpedant feedbacknetwerk uit de signaalbron (meestal een op amp circuit) aan de ingang van de ADC. Hierdoor wordt het spanningsverlies over de signaalbaan naar Fig. 7.7 Terugkoppelpunt bij de belasting de ADC gecompenseerd door de signaalbron zelf.

D. Pauwels


Campus De Nayer

50

Het gebruik van een grondvlak verlaagt de impedantie en helpt dus in het verlagen van de ruis op de grondverbinding, maar er zijn nog steeds situaties waar er spanningsverschillen optreden tussen verschillende punten van het grondvlak. Hierdoor gebruiken verschillende circuitdelen die hier naar refereren verschillende referentiespanningen, met als gevolg fouten die optreden in de signaalverwerking. Algemeen kan men stellen dat om deze fouten te beperken voor meet- of signaalverwerkingstoepassingen er best hoog impedante differentiële circuits (bv. verschil- of instrumentatieversterkers) worden gebruikt voor het doorgeven van analoge signalen tussen verschillende punten op een PCB, zie Fig. 7.8. De hoogimpedante belasting door een instumentatieversterker beperkt het spanningsverlies in PCB banen en uitgangsimpedanties en door het differentiële verwerken van de signalen wordt de gevoeligheid voor grondruis beperkt. Wanneer er A/D conversie nodig is kan er een ADC geselecteerd worden met differentiële ingangen. De differentiële Fig. 7.8 Gebruik van differentiële ingangen ingang laat toe om de uitgangsspanning van de signaalbron, zelfs al is deze gerefereerd naar het grondpotentiaal aan de signaalbron (single-ended), direct te meten aan de uitgang van de signaalbron, zonder dat verschil in grondpotentiaal tussen signaalbron en ADC kritisch wordt. Een ander fenomeen waar soms rekening moet mee gehouden worden is dat de temperatuurscoëfficiënt van koper ongeveer 0.4%/ºC bedraagt rond kamertemperatuur. Deze factor mag niet worden verwaarloosd in het geval van laagimpedante precisie toepassingen, waar de tempco. de impedantie kan beïnvloeden over de temperatuur. Bij het ontwerp van precisie toepassingen is het dus duidelijk dat zelfs eenvoudige zaken zoals de PCB baanweerstand niet vanzelfsprekend mogen verwaarloosd worden. 7.1.3 Statische PCB effecten. De lekweerstand is een dominant statisch PCB verschijnsel. Verontreiniging van het PCB oppervlak door residu van soldeerflux, zouten, vocht of andere stoffen kan lektrajecten tussen verschillende punten in het circuit creëren. Zelfs op goed gereinigde PCB’s is het niet ongewoon een lekstroom van 10nA of meer te vinden tussen de klemmen van een 15V voeding en een nabijgelegen circuitpunt. Een lekstroom van enkele nA die vloeit in de verkeerde circuitpunten kan aanleiding geven tot een foutspanning van enkele Volts op circuituitgangen. Ongelukkig genoeg zit in de standaard op amp behuizing de –Vs voedingspin naast de niet inverterende ingang, waarvan meestal wordt gehoopt dat ze een hoge impedantie heeft. Om de gevoeligheid voor het effect van lekstromen voor een circuitdeel te detecteren moet men zich de vraag stellen: als een stroom van enkele nA in dit punt wordt geïnjecteerd, zou dit Fig. 7.9 Typische behuizing van een op amp dan de werking verstoren?

D. Pauwels


Campus De Nayer

51

Als het circuit al is gebouwd, kan de gevoeligheid voor vocht in een verdachte zone gemakkelijk worden onderzocht door een eenvoudige test. Terwijl men de werking van het circuit bekijkt kan men met een plastic rietje op de verdachte delen van het circuit blazen. Het rietje concentreert de vochtigheid van de adem op een beperkt circuitdeel, waar de oppervlakte verontreiniging in combinatie met het vocht de werking van het circuit zal beïnvloeden. Om lekstroomproblemen te beperken kan men de PCB’s grondig reinigen met isopropyl alcohol en daarna: wassen met gedeïoniseerd water en drogen op 85ºC voor enkele uren. Dit is echter geen blijvende oplossing, de problemen komen terug na: het hanteren van de PCB’s, de blootstelling aan een verontreinigende omgeving, hoge vochtigheid enz. Een betrouwbare oplossing voor het lekstroomprobleem is gebruik te maken van afschermingsbanen of ‘guarding’. Een goed ontworpen afscherming kan lekstroomproblemen voorkomen zelfs in zware industriële omgevingen. Het principe van afscherming of guarding is eenvoudig: de voor lekstromen gevoelige circuitdelen moeten omgeven worden door een geleider die de lekstromen kan afvoeren en die op hetzelfde potentiaal wordt gehouden als de gevoelige circuitdelen (anders wordt de afscherming een lekstroombron i.p.v. een lekstroomafvoer). Om de lekstroom in een punt onder de 1pA te houden (bij een veronderstelde lekweerstand van 1000MΩ) mag de spanning tussen afschermring en de afgeschermde verbinding niet meer dan 1mV bedragen. In het geval van een inverterende op amp versterker is de referentieingang (+) verbonden met de grond, dus de afscherming is een ring die alle verbindingen naar de inverterende ingang omsluit en die met de grond wordt verbonden, zoals aangegeven is in Fig. 7.10 in stippelijn. Bij een dubbelzijdige PCB is het vanzelfsprekend dat de afschermring aan beide zijden van de PCB wordt geïmplementeerd om effectief te werken. Bij een niet inverterende versterker wordt de hoogimpedante referentie ingang direct aangestuurd Fig. 7.11 Guarding van een niet inverterende versterker door de signaalbron (die zoals in Fig. 7.11 ook hoogimpedant kan zijn), wat de zaak aanzienlijk bemoeilijkt. De afschermring moet immers op dezelfde potentiaal blijven dan de af te schermen verbindingen op de PCB. De afschermring moet ook hier de verbindingen rond de ingang omsluiten. Een oplossing is hier de afschermring (op punt X) te verbinden met de teruggekoppelde spanning via een laagimpedante spanningsdeler. Langs deze laagimpedante spanningsdeler kan de lekstroom dan worden

Fig. 7.10 guarding van een inverterende versterker

D. Pauwels


Campus De Nayer

afgevoerd waardoor het effect op de uitgang dan minimaal is. Om de laagst mogelijke impedantie te hebben voor de aansturing van de afschermring kan men een opamp als eenheidsbuffer gebruiken tussen de terugkoppeling en het punt X. Zonder eenheidsbuffer kan een bijkomende maatregel zijn een afschermring (Y) te leggen rond de binnenring en het terugkoppelpunt. Dit kost niets en zal de lekstroom doen afnemen naar het hoger impedante terugkoppelpunt op de spanningsdeler.

D. Pauwels

52


Campus De Nayer

53

8 Ontkoppeling van de voedingsspanning Verschillende analoge of digitale circuits en individuele componenten zorgen tijdens hun werking voor snelle stroomvariaties aan hun voedingsklemmen. Dit is bv. het geval bij snelle digitale componenten zoals FPGA’s of processoren maar ook bij HF analoge circuits met op amps of transistoren. Wanneer deze snelle stroomvariaties door de impedantie van de voedingsbanen op de PCB vloeien, zullen ze hier spanningsvariaties over opwekken en dus ruis op de voedingsspanning genereren. Hierdoor kan er ongewenste koppeling naar andere circuitonderdelen, of oscillatie van het circuit zelf optreden. Een oplossing om dit fenomeen te minimaliseren is het parallel schakelen van condensatoren van de voedingsklemmen van de component naar de grond. Dit noemt men ontkoppelen. Op deze manier kunnen de snelle stroomvariaties worden opgevangen door de beschikbare lading in de lokale condensatoren, waardoor de stroompieken niet door de PCB impedanties zullen vloeien. Het doel van ontkoppel condensatoren is dus een laag impedante voedingsbron te vormen voor de hoogfrequente schommelingen van de belastingsstroom. Het ontkoppelen van de voedingsspanning dicht bij de voedingsklemmen van een component om zo de ruis te minimaliseren is dus een zeer belangrijk aspect bij het PCB ontwerpproces.

8.1 Ontkoppel condensatoren Er zijn verschillende types van condensatoren met verschillende omvang beschikbaar. Algemeen kan men zeggen dat een grote capaciteitswaarde ook overeenkomt met een grote fysische omvang. De fysische afmetingen, het type behuizing, het materiaal waaruit de condensator is opgebouwd en de manier van bestukking zijn in veel gevallen even belangrijk als de capaciteitswaarde. Alle condensatoren hebben immers parasitaire elementen die hun effectieve werking bepalen. 8.1.1 Condensator types Hier volgt een korte oplijsting van de verschillende types ontkoppelcondensatoren met een aantal van hun eigenschappen. •

Elektrolytische aluminium condensatoren, Fig. 8.1. o Grote capaciteitswaarden, grote fysische afmetingen, hoge spanningswaarden beschikbaar, lage ESR (Equivalent Series Resistance). o De capaciteitswaarde degradeert over de levensduur door het verdampen van het elektrolyt.

Fig. 8.1 Elektrolytische aluminium condensatoren

D. Pauwels


•

Campus De Nayer

Tantalium oxide condensatoren, Fig. 8.2. o Waarden gaande van 1µF tot 1000µF, middelmatige fysische afmetingen, lage spanningswaarden, lage ESR. o Defectmechanisme: kortsluiting en brand!

Fig. 8.2 Tantalium oxide condensatoren

•

Tantalium organische condensatoren, Fig. 8.3. o Waarden gaande van 1µF tot 1000µF, middelmatige fysische afmetingen, lage spanningswaarden, zeer lage ESR. o Zelfherstellend defectmechanisme.

Fig. 8.3 Tantalium organische condensatoren

•

Keramische condensatoren, Fig. 8.4. o Kleine capaciteit, kleine fysische afmetingen, hoge spanningswaarden mogelijk, zeer lage ESR. Verkrijgbaar met meerdere contacten voor lage ESR (arrays). o Zeer betrouwbaar, lage kostprijs.

Fig. 8.4 Keramische condensatoren

D. Pauwels

54


Campus De Nayer

55

Elektrolytische aluminium condensatoren worden veel toegepast in toepassingen waar hoge spanningen worden gebruikt zoals bv. 48V ingangen bij DC/DC omzetters. Ze zijn meestal te groot voor laagspanningstoepassingen. Tantalium oxide condensatoren hebben een veel grotere capaciteit per volume eenheid dan de elektrolytische aluminium condensatoren. Ze mogen echter maar gebruikt worden op de helft van de aangegeven spanning om een laag defectpercentage te bekomen. Het defectmechanisme is een catastrofale kortsluiting, met als gevolg dat de condensator oververhit, vuur vat en zichzelf van de PCB brandt. Enkele jaren geleden kwam de fabrikant Kemet op de markt met tantalium organische condensatoren. Deze hebben dezelfde afmetingen als de gewone tantalium oxide condensatoren maar hebben een zeer lage ESR en een zelfherstellend vermogen na een defect. Keramische condensatoren hebben de kleinste afmetingen en de laagste kostprijs. Ze zijn beschikbaar in verschillende fysische afmetingen, spanningswaarden en capaciteitswaarden. Ze worden ook gemaakt met verschillende diëlektrische materialen. Een kwalitatieve keramische condensator kan worden gemaakt met als diëlektricum het materiaal X7R, wat zeer stabiel is bij spanningsvariaties en een zeer lage ESR geeft. Zoals we later zullen aanhalen geeft dit echter resonantieproblemen bij ontkoppelingstoepassingen. Het materiaal Y5V als diëlekticum heeft een grotere diëlektrische constante wat grotere capaciteitswaarden oplevert per volume-eenheid en ook een hogere ESR wat beter is voor ontkoppelingstoepassingen. Dit materiaal is echter niet stabiel over temperatuur en spanningsveranderingen. Keramische condensatoren zijn ook beschikbaar met meerdere contacten voor het bekomen van een lagere ESL (equivalente serie inductantie). De kostprijs van deze condensatoren is op zijn minst tien maal hoger dan een standaard 0603 keramische condensator. Het is dus meestal een betere keuze enkele 0603 condensatoren parallel te zetten om eenzelfde lage ESL te bekomen. 8.1.2 Serie resonantie Een ideale (zuivere) condensator bestaat niet, er zijn steeds parasitaire elementen aanwezig, het equivalente circuit van een reële condensator kan gemodelleerd worden als een RLC circuit ( Zie Fig. 8.5).

Fig. 8.5 Equivalent circuit van een condensator

D. Pauwels


Campus De Nayer

56

Hierin is ESR de equivalente serieweerstand RS die frequentie onafhankelijk is, C is de capaciteit met 1 ⁄2 en ESL is de equivalente serie inductantie met 2 . De impedantie van de condensator is dan:

=

.

De SMD (surface mount devices) hebben de kleinste interne en externe inductanties en worden best gebruikt voor een optimaal resultaat. De afmetingen van de condensator bepalen de waarde van de ESL, waarbij de kleinste behuizing ook de kleinste ESL en dus de hoogste resonantiefrequentie oplevert. In Fig. 8.6 worden de afmetingen van SMD condensatoren aangegeven.

Fig. 8.6 Afmetingen van SMD condensatoren

Een condensator gedraagt zich capacitief, resistief of inductief afhankelijk van de frequentie. Serieresonantie treedt op waar de waarde van XC en XL gelijk zijn aan elkaar, de impedantie van de condensator wordt dan gelijk aan de ESR. Fig. 8.5 geeft het impedantieverloop weer in functie van de frequentie van een 0805 keramische 100nF SMD capaciteit. Serieresonantie treedt op tussen 6 en 7 MHz. Boven 7MHz wordt de impedantie bepaald door de ESL. Het parallel plaatsen van condensatoren met een verschillende capaciteitswaarde en dus een verschillende impedantiegrafiek (Fig. 8.7) zorgt ervoor dat de voedingspinnen een lage AC impedantie zien over een breed frequentiegebied van meerdere decades. Wanneer de impedantie van de voedingsbron buiten specificatie valt in bepaalde frequentiebanden kunnen er meerdere condensatoren met dezelfde waarde worden parallel gezet, hierbij daalt de ESR met een factor 2 bij het verdubbelen van het aantal condensatoren. Belangrijk hierbij is dat de condensatoren dicht bij de voedingspinnen van de Fig. 8.7 Condensatoren parallel

D. Pauwels


Campus De Nayer

57

componenten worden geplaatst die moeten worden ontkoppeld. Dit omdat anders de inductantie van de aansluitbanen de ESL zal doen toenemen met een lagere resonantiefrequentie en dus een kleiner effectief werkgebied als gevolg. De condensator met de kleinste waarde en de kleinste fysische afmetingen moet daarom het kortst aan de voedingspin van de te ontkoppelen component worden geplaatst en dit Fig. 8.8 Ontkoppeling van aan dezelfde kant als de te ontkoppelen component. De grond zijde van een vermogen versterker de condensator moet met het grondvlak worden verbonden met een minimale baanlengte (liefst direct met een via naar het grondvlak). Indien de te ontkoppelen component een belasting aanstuurt waarin een aanzienlijke stroom vloeit (bv. een vermogen op amp) , is het aangewezen om de grondverbinding te maken zo kort mogelijk bij de grondverbinding van de belasting (Fig. 8.8). Als dit fysisch mogelijk is (zonder lange aansluitbanen naar de ontkoppelcondensatoren) kan men zo de stroomvariaties door het grondvlak minimaliseren. 8.1.3 Parallel resonantie Als er op een PCB gebruik wordt gemaakt van een grondvlak en een voedingsvlak, dan zal er een interactie ontstaan tussen alle ontkoppelcondensatoren en de capaciteit tussen de voedingsvlakken CPCB (Fig. 8.10). Op deze manier wordt er een impedantiepiek bereikt iets hoger dan de serie resonantiefrequentie. De ontkoppelcondensatoren vormen hier immers een parallel resonantieketen. Bij hoge frequenties vormt de capaciteit C van de ontkoppelcondensator immers een kortsluiting. Parallel resonantie treedt dan op bij de frequentie waar XL (ESL van de condensator en de aansluitbanen) gelijk wordt aan de XC van de PCB voedingsvlakken. De PCB capaciteit heeft een extreem lage ESR. Bij de parallel resonantie is de grootte van de impedantie van het circuit proportioneel met de ESR van de ontkoppelcondensator volgens: ⁄ . Indien de ESR zeer klein is wordt de impedantie zeer hoog. Dit gebeurt meestal bij frequenties van enkele honderden MHz en is een groot probleem als dit ook de klokfrequentie of een hogere harmonische van een datapatroon blijkt te zijn. Daarom is het wenselijk om een ESR te hebben die laag genoeg is om een effectieve condensator te vormen bij lage frequenties, maar hoog genoeg om de impedantiepiek onder controle te houden bij de

Fig. 8.10 Onkoppelcondensator met grondvlak

Fig. 8.9 Impedantieverloop met grondvlak

D. Pauwels


Campus De Nayer

58

parallel resonantiefrequentie. In Fig. 8.9 wordt de serie en parallel resonantie impedantie aangegeven van 0603 condensatoren met waarde van 1µF en verschillende ESR waarden gaande van 20mΩ tot 400mΩ, samen met een PCB capaciteit tussen de voedingsvlakken van 10nF. De parallel resonantie impedantie is altijd groter dan de impedantie van de PCB capaciteit zelf. Met een ESR van 20mΩ is de piekwaarde van de impedantie ongeveer 9,5Ω en treedt op bij 35,6MHz. 8.1.4 Datasheets en de interessante parameters Producenten van condensatoren specifiëren de capaciteitswaarde en de ESR meestal bij 1KHz. De ESL waarde wordt meestal niet vermeld, deze wordt bij een gemonteerde condensator immers grotendeels bepaald door de PCB aansluitpads die worden gebruikt om de condensator te monteren. De beste manier om de eigenschappen van een bepaalde condensator te bepalen is ze te meten. 8.1.4.1.1 Condensator karakteriseringmethodes Het meten van de eigenschappen en in het bijzonder de ESL van een condensator, kan door gebruik te maken van bv. een network analyser met ingebouwde impedantie analyser bv. een Agilent E5061B. Deze analyser heeft een frequentiebereik van 5 Hz tot 3GHz. De data in Fig. 8.12 komen van metingen aan condensatoren van 100nF in verschillende behuizingen, gaande van 0603 tot 1210. De condensatoren werden allen gemonteerd op aansluitpads met dezelfde afmetingen. Dit omdat zelfs bij een onnauwkeurige calibratie (wegcalibreren van de aansluit inductantie) de relatieve verandering in ESL tussen de verschillende behuizingen kan worden nagegaan. Uitgaande van deze meetresultaten kan men dan de typische ESL waarden berekenen, aangegeven in de tabel.

Fig. 8.12 Impedantieverloop bij condensatoren met een verschillende vorm

Voor een bepaald type van behuizing (hier 1206) en een bepaald diëlektricum (hier X7R keramisch materiaal) werd ook gemeten of de ESL verandert bij verschillende capaciteitswaarden (Fig. 8.11). De meetgegevens werden in volgende grafiek uitgezet. Een verandering van ESL blijkt niet het geval te zijn, wat te merken is aan de samenvallende grafieken bij hogere frequenties: de ESL verandert dus niet voor verschillende

Fig. 8.11 ESL waarden bij verschillende capaciteitswaarden

D. Pauwels

PCB ontwerptechnieken V1.0 Campus De Nayer capaciteitswaarden bij één bepaald type behuizing.

59

8.1.5 Capaciteit tussen de voedingsvlakken Zelfs de kleine 0603 type condensatoren hebben serieresonantiefrequenties van enkele tientallen MHz. Bij enkele honderden MHz zijn ook zij niet meer nuttig om een laag impedante ontkoppeling te vormen. Bij deze hoge frequenties is het nodig om de capaciteit tussen de voedingsvlakken te gebruiken om te ontkoppelen. Deze capaciteit kan worden berekend met: C=

.

(pF)

C is de capaciteit in pF, A is de oppervlakte van de kopervlakken in cm2 , k is de relatieve diëlektrische constante van het PCB materiaal en d is de afstand tussen de kopervlakken in cm. Voor een PCB (FR4 met k=4.2) van 100mm op 160mm en een afstand tussen het GND en VCC vlak van 0.2mm geeft dit een capaciteit van 2.98nF. Bij een frequentie van 100MHz komt dit overeen met een impedantie van 530mΩ.

D. Pauwels


60

Campus De Nayer

9 Veiligheidsvereisten, veiligheidsafstand (clearance) en kruipafstand (creepage) Een geschikte veiligheidsafstand of clearance en kruipafstand of creepage tussen PCB banen en of geleidende elementen is belangrijk om doorslag te vermijden. Hier worden een aantal bedenkingen gegeven om deze veiligheidsafstanden te bepalen. Wanneer een product moet erkend worden door een veiligheidsinstantie moet het voldoen aan de wettelijke isolatievereisten zoals veiligheidsafstand of clearance en kruipafstand of creepage, aangegeven door de relevante standaard. Het is niet ongewoon dat er producten worden afgekeurd doordat de veiligheidsafstanden verkeerd werden bepaald of zelfs werden over het hoofd gezien. PCB ontwerpers zijn zich soms niet bewust dat ze zich moeten houden aan bepaalde veiligheidsafstanden. Het gebruik en de correcte toepassing van de tabellen 2J, 2K, 2L,2M en 2N uit de IEC 60950-1 standaard, met minimum afstanden, zijn de sleutel om keuringsproblemen te vermijden. 9.1.1 Kruipafstand of creepage afstand Creepage is de kortste afstand tussen twee geleidende delen (componenten, PCB banen, metalen onderdelen…) of tussen een geleidend element en de begrenzende oppervlakte van het toestel, dit gemeten langs het oppervlak van de isolatie. Een voldoende kruipafstand vormt een bescherming tegen ‘tracking’. Een groot spanningsverschil gaat geleidelijk door carbonisatie een geleidend lekpad vormen over het oppervlak van het materiaal, tracking is de elektrische doorslag aan het oppervlak van een isolatiemateriaal als gevolg hiervan. De mate waarin tracking optreedt is afhankelijk van twee factoren: de CTI waarde van het materiaal (Comparative Tracking Index) en de mate van verontreiniging in de omgeving. De CTI waarde geeft de spanning aan die zonder verontreiniging tracking veroorzaakt. Tracking die het isolatiemateriaal beschadigt wordt door één of meer van de volgende omgevingsfactoren beïnvloed: vochtigheidsgraad, aanwezigheid van verontreiniging, corrosieve chemicaliën of de hoogte waarbij het systeem wordt gebruikt (luchtvaart). 9.1.1.1 Materiaalclassificatie (material Group) Het isolatiemateriaal wordt in groepen opgedeeld afhankelijk van de CTI waarde (Fig. 9.1) als volgt: Materiaalclassificatie

CTI waarde (V)

Materiaal groep I

CTI

Materiaal groep II

400

CTI

600

Materiaal groep IIIa

175

CTI

400

Materiaal groep IIIb

100

CTI

175

600

Fig. 9.1 Materiaalclassificatie ifv CTI waarde

D. Pauwels


61

Campus De Nayer

In Fig. 9.1 kan men de CTI waarden vinden van een aantal veel gebruikte isolatie- en PCB materialen.

Fabrikant

Materiaal

Gekende naam

CTI waarde (V)

Plastcom

SLOVAMID®6 GF10 FRA5

Nylon 6

300

Polyamide 6 Glass reinforcement 30% TaroPlast S.p.A

TAROMID A 280 H G6 X0 Polyamide 66 Glass fiber reinforcement 30%

Nylon 66

400

BASF

Ultramid®8202 Polyamide 6

Nylon 6

600

A. Schulman Europe

Polyflam®RABS9000UV5LS

ABS

475

Ticona

Celanex® 3316CT

PBT

600

TAROLOX GFR2Polybutylene Terephtalate Glass fiber reinforcement 10%

PBT

550

Ticona

Fortron R 4665B6 Polyphenylene Sulfide glass/mineral

PPS

250

SABIC Innovative Plastics Europe

Lexan EXL9330S Resin Polycarbonate

PC

250


NORYL ENV131 Resin Polyphenylene Ether+PS

PPE+PS

450

Acrylontrile Butadiene Styrene

Polybutylene Terephtalate Glass/mineral 50% TaroPlast S.p.A

D. Pauwels

PCB ontwerptechnieken V1.0 Fabrikant Materiaal

Campus De Nayer Gekende naam

62 CTI waarde (V)


VALOX 771 Resin Polybutylene Terephtalate PET Glass/mineral 35%

>600

Isola

FR408HR Epoxy laminate & Prepreg

Epoxy

175
Isola

I-Speed™ Epoxy Laminate & Prepreg

Epoxy

175
Isola

P95&P25 Polyamide Laminate & Prepreg

Nylon

250
Polyclad

PCL-FR-370HR Laminate & Prepreg

Epoxy

175
Ventec

VT-42C Laminate & Prepreg

600

Fig. 9.2 CTI waarden van PCB en isolatiematerialen

9.1.1.2 Verontreiniginggraad (pollution degree) De verontreiniginggraad van het systeem wordt onderverdeeld in drie groepen als volgt: Verontreiniginggraad 1 (pollution degree 1). Geen of alleen droge niet geleidende verontreiniging. De verontreiniging heeft geen invloed (afgesloten of ingegoten systemen). Verontreiniginggraad 2 (pollution degree 2). Alleen niet geleidende verontreiniging die tijdelijk geleidend zou kunnen worden als gevolg van tijdelijke condensatie (bv. typisch systemen voor kantooromgeving). Verontreiniginggraad 3 (pollution degree 3). Geleidende verontreiniging kan optreden. Droge niet geleidende verontreiniging die door condensatie geleidend wordt kan optreden. Dit zijn typisch producten voor zwaar industrieel gebruik blootgesteld aan verontreiniging en stof. De minimum kruipafstand bij verschillende materialen, met verschillende CTI waarden en dit bij verschillende verontreinigingsgraden wordt in de IEC 60950-1 standaard aangegeven in tabel 2N. In deze tabel (Fig. 9.3) wordt ook vermeld hoe de kruipafstand moet worden aangepast bij een versterkt isolatietype (zie hfdst. 9.1.2.2. over isolatietypes)

D. Pauwels


Campus De Nayer

Fig. 9.3 Tabel 2N Minimum creepage afstanden in mm in functie van materiaalgroep (CTI) en verontreiniging

D. Pauwels

63


Campus De Nayer

64

9.1.2 Veiligheidsafstand (clearance distance) De veiligheidsafstand of clearance is de kortste afstand tussen twee geleidende delen of tussen een geleidend deel en de begrenzende oppervlakte van het systeem gemeten door de lucht. De veiligheids- of clearance afstand moet voldoende zijn zodat er geen doorslag optreedt tussen geleidende delen veroorzaakt door de ionisatie van de lucht. Het doorslagniveau wordt beïnvloed door de relatieve vochtigheid, de temperatuur, de hoogte boven zeeniveau waarop het toestel wordt gebruikt en de mate van verontreiniging in de omgeving. Clearance moet zo worden gedimensioneerd dat overspanningen, waaronder transiënts die het systeem binnenkomen en piekspanningen die kunnen worden gegenereerd in het systeem zelf, geen doorslag veroorzaken. 9.1.2.1 Werkspanning De werkspanning is de hoogste spanning waaraan de isolatie kan worden blootgesteld wanneer het systeem op zijn nominale spanning werkt onder normale omstandigheden. 9.1.2.2 Isolatietypes In de norm IEC 60950-1 onderscheidt men verschillende isolatietypes: Functionele isolatie: de isolatie die nodig is alleen voor het correct functioneren van het systeem. Basis isolatie: de isolatie die een basisbescherming biedt tegen een elektrische schok. Supplementaire isolatie: onafhankelijke isolatie die toegepast wordt bijkomend bij de basis isolatie om het risico van een elektrische schok te beperken in het geval van het falen van de basis isolatie. Dubbele isolatie: de basis en supplementaire isolatie samen. Versterkte isolatie: één isolatie die dezelfde bescherming biedt tegen elektrische schok als een dubbele isolatie. 9.1.2.3 Overspanningscategoriën De grootste piekwaarde van een tijdelijke overspanning (transiënt) die zich mogelijks kan voordoen aan de netspanningszijde (primaire zijde) van de voeding van een systeem noemt men de net transiënt spanning (mains transient voltage). De minimum clearance in deze “primaire circuits” is op deze spanning gebaseerd. De waarde van deze mains transient voltage wordt bepaald door de waarde van de netspanning en de overspanningscategorie (overvoltage category). De overspanningscategorie moet daarom via volgende tabel (Fig. 9.4) worden bepaald voor elk systeem dat met het net wordt verbonden.

Fig. 9.4 Overspanningscategoriën

D. Pauwels


Campus De Nayer

65

Meestal zal het dus gaan over overspanningscategorie I of II. De waarde die moet worden toegepast als net transiënt spanning kan men bepalen uit tabel 2J (Fig. 9.5) uit de norm.

Fig. 9.5 Te gebruiken net transiënt spanning

9.1.2.4 Veiligheidsafstand in primaire circuits (direct op het net verbonden) De waarde van de veiligheidsafstand (clearance) in primaire circuits (direct met het net verbonden) en tussen primaire en secundaire (galvanisch van het net gescheiden) circuits kan men bepalen als volgt: Indien de AC netspanning niet groter is dan 300V (wat bij ons het geval is), en indien de piekwaarde (AC+DC) van de interne werkspanning in het systeem niet groter is dan de piekwaarde van de netspanning, kunnen we de veiligheidsafstand aflezen in tabel 2K (Fig. 9.6).

Fig. 9.6 Veiligheidsafstand in primaire circuits

D. Pauwels


Campus De Nayer

66

Indien de interne werkspanning groter is dan de piekwaarde van de netspanning dan is de veiligheidsafstand de som van de minimum veiligheidsafstand uit tabel 2K (Fig. 9.6) en de bijkomende veiligheidsafstand uit tabel 2L (Fig. 9.7).

Fig. 9.7 Bijkomende veiligheidsafstand

Indien de AC netspanning groter is dan 300V, dan wordt de minimum veiligheidsafstand alleen bepaald door tabel 2K (Fig. 9.6).

D. Pauwels


Campus De Nayer

67

9.1.2.5 Veiligheidsafstand in secundaire circuits (galvanisch van het net gescheiden) Minimum veiligheidsafstanden worden in secundaire circuits bepaald door tabel 2M (Fig. 9.9). De piek werkspanning in deze tabel is de piekwaarde van de grootste sinusoïdale spanning of de grootste aanwezige piekwaarde van een niet sinusoïdale spanning. De hoogste transiënt overspanning in het secundaire systeem is de hoogste transiënt van de netspanning of de hoogste transiënt spanning van een telecommunicatienetwerk dat eventueel is verbonden met het systeem. Men neemt de grootste waarde van de twee. Als hoogste transiënt van de netspanning mag men één waarde lager nemen dan de normaal afgelezen waarde uit tabel 2J(Fig. 9.5), dit indien het systeem is aangesloten op het net met een verbinding naar de veiligheidsaarding, of indien er een metalen afscherming tussen primair en secundair circuit aanwezig is, die is verbonden met de veiligheidsaarding. In alle andere gevallen moet de hoogste transiënt spanning worden opgemeten volgens IEC 60950-1. Indien de hoogste transiëntspanning van het telecommunicatie netwerk gekend is, kan men deze gebruiken. In het andere geval zal men een waarde gebruiken te bepalen via de tabel (Fig. 9.8): - 1500V piek als het systeem dat is verbonden met het netwerk een TNV-1of TNV-3 circuit is. - 800V piek als het systeem is verbonden met het netwerk een SELV of TN-2 circuit is.

Fig. 9.8 Bepaling van het type circuit

Een TNV circuit is een circuit dat zo ontworpen en beschermd is dat onder normale condities en eenmalige foutcondities de spanning is begrenst tot een gelimiteerde waarde. Een SELV circuit is een circuit waar onder normale en eenmalige foutcondities de spanning is begrenst tot 42,4 Vpiek of 60V DC met een beperking van de stroom tot onder de gevaargrens, en dit met een basis isolatie categorie.

D. Pauwels


Campus De Nayer

Fig. 9.9 Minimum veiligheidsafstanden in secundaire circuits

D. Pauwels

68


69

Campus De Nayer

10 PCB ontwerpregels met betrekking tot assemblage .

Als ontwerper van een PCB is men er vaak niet van op de hoogte hoe een schakeling later zal geproduceerd worden. De productie is echter een grote factor in het al dan niet verkrijgen van een duurzaam product. De bedoeling van dit deel is een samenvatting te vormen van een aantal zaken zodat PCB ontwerpers vlot een duurzaam en goedkoop produceerbaar product kunnen ontwerpen.

10.1 Keuze van de productietechnologie. De keuze van de te gebruiken componenttechnologie is een vraag die de ontwerper zich moet stellen voor hij aan de lay-out van een PCB begint. De gebruikte technologie zal niet alleen het parasitaire gedrag van de component bepalen maar ook de vereisten om de component te kunnen bestukken. Volgende aandachtspunten zijn belangrijk i.v.m. componenttechnologie: •

• •

• • •

• • •

Productie met SMD (surface mounted devices) is goedkoper en heeft een veel kleiner foutpercentage dan de PTH (plated through hole) productie. Dit echter alleen indien de SMD assemblage in een automatisch proces kan gebeuren, manueel te plaatsen SMD componenten moeten zoveel mogelijk vermeden worden. Connectoren die herhaaldelijk mechanisch worden belast (in de toepassing) worden best niet in SMD uitvoering toegepast. Onderdelen die een uniek productieproces vereisen moeten worden vermeden. Zo is één enkele component in SMD uitvoering op een PTH kaart of visa versa af te raden wegens de extra productiestap. Chip componenten kleiner dan 0603 kunnen niet meer toegepast worden bij golfsolderen. Miniaturiseer dus niet nodeloos. Gebruik componenten die door het machinepark van de bestukker kunnen geplaatst en gesoldeerd worden (zie machinespecs.). Reduceer het aantal verschillende soorten componenten. Kijk na of er geen componenten door al aanwezige soorten kunnen vervangen worden. Doe dit per kaart maar ook per zijde, verplaats onderdelen naar de andere zijde om het aantal soorten per zijde te reduceren. Vermijd flexibele verbindingen. Ontwerp de PCB zodanig dat er geen dubbelzinnigheden zijn qua plaatsing van componenten, dit beperkt het aantal fouten door onoplettendheid van de operators. Solderen van TH (Through Hole) componenten met een SMD reflow proces is enkel succesvol tot een PCB dikte van 1,6mm (zie intrusive soldering).

Fig. 10.1 Eigenschappen vande gekozen productietechnologie

D. Pauwels


Campus De Nayer

70

De keuze van de productietechnologie is van belang voor het ontwerp van de lay-out en heeft een invloed op de productie complexiteit, prijs van de tooling, prijs van de assemblage, aantal productiestappen, productietijd en foutpercentage. Spreek bij complexe lay-outs altijd tijdig met de procesingenieur om samen de beste technologiekeuze voor een kaart te bepalen.

10.2 Specificaties van het machinepark Het is aan te raden contact op te nemen met de bestukkingsfirma waar de kaart uiteindelijk gefabriceerd zal worden voor het ontwerpen van de PCB. Het is interessant de mogelijkheden van de productiefaciliteit te kennen. Op deze manier kan vermeden worden dat er technieken gebruikt worden die de fabrikant niet kan toepassen of minder onder controle heeft. Het machinepark wijzigt ook regelmatig, met andere productiespecificaties als gevolg, zodat een voorafgaand contact telkens nuttig is. Hierna volgt er een tabel (Fig. 10.2) met een voorbeeld van machinespecificaties van een fabrikant.

Fig. 10.2 Mogelijkheden van het machinepark van de producent

D. Pauwels


Campus De Nayer

71

10.3 Compatibiliteit voor soldeerprocessen Afhankelijk van de afwerking (finish) van de PCB die de klant verkiest en de component plating kunnen volgende soldeerprocessen: loodvrij RoHS of tin/lood soldeer, worden gebruikt ( Fig. 10.3).

Fig. 10.3 Compatibiliteit met soldeerprocessen

D. Pauwels


Campus De Nayer

72

10.4 Temperatuurbestendigheid Componenten moeten tijdens de productie de hoge temperaturen van de verschillende productiestappen die ze ondergaan kunnen weerstaan. Dit kan bij temperatuur gevoelige componenten een aantal problemen opleveren zoals: • • • • • •

Componenten kunnen schade oplopen of te sterk vervormen. Polymeer componenten kunnen smelten of vervormen. Trimmers kunnen inwendig vervormen en zo defect gaan. LED lenzen kunnen verkleuren of schade oplopen. Elektrolytische capaciteiten kunnen verouderen of bol komen te staan. Printlaminaat kan schade oplopen, via’s kunnen breken.

Bij reflow solderen en het uitharden (curing) van SMT lijm slaat Fig. 10.4 op de volledige component behuizing. Bij wave of mini-wave solderen is dit de temperatuur van de component aansluitpin (lead). Bij dubbelzijdig reflow solderen dienen de componenten langs de eerste proceszijde twee maal tegen de reflow temperatuur te kunnen. LED’s en ook het PCB materiaal zijn daar gevoelig voor! Kijk na of de gebruikte onderdelen geschikt zijn voor de fabricageprocessen die ze zullen ondergaan.

Fig. 10.4 Temperatuurverloop van een soldeerproces

D. Pauwels


Campus De Nayer

73

10.5 PCB productiemarkers Optische markers of “fiducial” markers zijn herkenningspunten voor de verschillende stappen in de assemblage en voor de automatische inspectie apparatuur. Aan de hand van deze markeringen kunnen machines de exacte positie van de PCB bepalen. Ook rotatie, oriëntatie en rek van de PCB kunnen hiermee berekend en weggewerkt worden. Indien deze markers ontbreken, gaat de nauwkeurigheid van de assemblage drastisch achteruit of maakt het de assemblage zelfs onmogelijk. 10.5.1 Opbouw van een fiducial marker • een rond eiland met een diameter van 1.0 mm in een 2.0 mm (bij voorkeur een 3.0 mm) soldeervrije zone (Fig. 10.5). • Component fiducial markers mogen 0.50 mm diameter hebben. • Silk tekstopdruk in de directe buurt van fiducial markers moet men vermijden, deze verstoren de beeldherkenning. Fig. 10.5 Afmetingen van een fiducial • Er zijn telkens per circuit minimaal 2 fiducial markers vereist. marker • Bij een witte soldeermask moet men de maskvrije zone rond de marker uitbreiden tot 4.0 mm i.p.v. 2.0 mm. 10.5.2 Gewenste fiducial markers Er zijn verschillende markers gewenst voor verschillende toepassingen in het productieproces: •

• •

Globale of paneel fiducial markers geven de positie van het gehele productiepaneel aan dat kan bestaan uit meerdere PCB’s. Er moeten in dit geval minstens drie markers per paneel op minimum 4.0 mm van de uiterste paneelrand geplaatst worden. Kaart markers of “image”markers geven individuele PCB’s aan in een paneel, hiervan moeten er minstens twee worden aangebracht per PCB. Component markers of “location” markers geven de exacte locatie aan van complexe componenten zoals ultra fine pitch componenten (bv. 0.020” pitch QFP). Hier worden er twee markers diagonaal per component aangebracht.

Enkele problemen met markers worden in Fig. 10.6 aangegeven. Bij de linkse foto is de masker spatie te klein en wordt de markercontour verstoord. Bij de foto in het midden zit de opdruk te kort bij de marker en bij de rechtse foto zitten verschillende markers te kort bij elkaar en worden ze zo onbruikbaar.

Fig. 10.6 Problemen bij fiducial markers

D. Pauwels


Campus De Nayer

74

In Fig. 10.7 wordt aangegeven waar de verschillende markers best geplaatst worden op PCB’s in multiple PCB panelen.

Fig. 10.7 Fiducial markers op een multiple PCB paneel

D. Pauwels

PCB onntwerptechnnieken V1.0

Caampus De Nayer N

755

10.6 Aanmaken A n van Arra ay’s of mu ultiples. De hooffdreden waaarom men PCB’s P als eeen array of multiple m laaat leveren iss omdat de assemblage a eenvouddiger, snelleer en econom mischer woordt. Een arrray van PCB B’s door eenn pick-and-pplace machinee laten gaann is veel effiiciënter dann ze er één voor v één dooor te sturen. Array’s zijjn ook wenselijjk omdat zee toelaten om m “tooling rails” r te gebbruiken vooorzien van uitlijngaten u en e paneel fiducial markers. Dit D bevorderrt de automaatische asseemblage. Dee afmetingenn van het werkvlak w bij 2 mm bij 419 mm, pprobeer dit zo z goed moggelijk te ben nutten voorr standaarrd PCB fabrricage zijn 276 een ideaale prijszettiing. 10.6.1 1 Tooling rails of breakaway ed dges Deze vormen v het frame f van dde array. Ze zorgen voor stabiliteit en maken het ggemakkelijk ker om de mblage. Er array’s te behandeelen gedurennde de assem wordenn meestal oook uitlijngatten of “tooling holes”een fiducial markers m aanngebracht inn deze toolingg rails.

Figg. 10.8 Tooling raails met tooling holes

10.6.2 Uitlijngatten d worden Dit zijnn niet doorggemetalliseeerde gaten die aangebbracht opdatt de array daan over pinnnen kan wordenn geschovenn om een veerschuiving tijdens het assemblageproces te voorkom men. Dit zijnn meestal met een diam meter van 0..125”. gaten m

10.6.3 Scheidings S smethoden: Vcut en Tab’s. Er zijn drie d manieren om in eeen array de PCB’s P van elkaar te scheiden: V-ccut of scoriing, breakaw way tabs en de combinaatie van beidden. Wat is de beste manier m voor eeen bepaaldd ontwerp? 10.6.3.1 1 Vcut arrray’s V-cut of “scoring” is het aan beide b zijdenn van de PCB B in V-vorm m uitfrezen van de con ntouren van d de CB (Fig. 100.9). Op deze manier bllijft er op dee contour de PCB tot een dieppte van 1/3 van de PC tusssen de indivviduele PCB B’s ongeveeer 1/3de vann de totale diikte van hett PC CB materiaal over. Dit uuitfrezen geebeurt enkell in X en Y richting, nieet diagonaall, het kan duus enkel bij rechthoekigge PCB’s (m met een standaarddiktee van 1.0 tott 2.4 mm. Standaard S PC CB materiaaal bestaat V-cut onderrgaan, het uit epoxy-glassvezel. Ook al heeft hett paneel de V blijjft nog steedds rigide. Het H afbrekenn van de verrschillende PCB’s P moett duss omzichtigg gebeuren. E Er zal zekerr doorbuiginng van de raand van de PC CB optredenn, bij het wegbreken vann de PCB’s, met mechaanische bellasting van de d componeenten bij dee rand als geevolg. Comp ponenten Fig. 10.9 V-cut V doorsnede

D. Pauw wels

PCB on ntwerptechn nieken V1.0

Caampus De Nayer N

76 6

mogen hier h dus nieet te dicht biij de rand geeplaatst worrden en zek ker niet uitstteken over de d rand. Hett voordeeel is dat de ddepanelisereen snel kan gebeuren. N Na het brek ken kan de ooneffen PCB B rand worden opgezuiverrd door mid ddel van een n schuurmacchine, wat een e extra prooductiestap is. V-cut wkeurige affranding, maaar er word dt weinig maateriaal versspild, wat heeft dee minst nauw kostenb besparend kaan werken bij b grote hoeeveelheden of bij multiilayer PCB’’s waar elkee vierkante cm van belang is. 10.6.3.2 2 Breakaw way tab’s

Fig. 10.10 Brreakaway tabs tusssen de PCB's

Alss de PCB eeen ongewone vorm heefft dan kan het h gebruik van n breakaway y tab’s (Fig.. 10.10) noddig zijn. Er wordt w in ditt gev val een bijkoomende ruim mte tussen dde PCB’s geelaten van ong geveer 2.5m mm om toe te laten de PCB’s P uit te frezen. Kleeine stukjes materiaal (ttab’s) laat m men staan zo odat de PCB B’s op hun plaats geho ouden wordeen. Om de scheiding s gem makkelijker te maken kan k men kleine (niet doo orgemetaliseeerde) borin ngen makenn aan de ran nd van de tab’s om de PC CB op deze plaats gemaakkelijker te laten brek ken. Deze vorm v van sccheiding is iinherent min nder stevig dan n de V-cut m manier. Er wordt w om deeze reden laangs de vier zijd den een toolling rail aan ngebracht om m meer stev vigheid te bek komen. Na dde op deze manier m zeerr eenvoudige dep panelisatie bbekomt men n kleine oneeffenheden bij b de tab’s, dezze “mouse bites” b kunneen indien onngewenst weg ggeschuurd worden.

10.6.3.2 2.1 “Mouse bites” breaakaway tab b’s De max ximale afstannd tussen de tab’s is 50 0 mm, voor een voldoeende stevighheid. De onttwerper van n ns 2.5 mm vrrije afstand laten tot de PCB mooet minsten printbanen n en 5.0 mm m tot componnenten. De componentten moeten eveneens evvenwijdig met m de printrand ggeplaatst wo orden, zodatt ze minder stress ondervindeen bij het uiitbreken vann de PCB’s..

F 10.11"Mousee bites"rond de brreakaway tabs Fig.

D. Pauw wels


Campus De Nayer

Fig. 10.12 Enkele voorbeelden van multiples

D. Pauwels

77


Campus De Nayer

78

10.7 Ontwerp van de componentopdruk of “silk screen” De meeste PCB’s hebben een opgedrukte legende die aangeeft waar de componenten moeten geplaatst worden. Tegenwoordig worden er inkt-jet printers gebruikt om vanuit de aangeleverde data direct de afbeelding van de opdruk op de PCB aan te brengen. Dit gebeurde vroeger via zeefdruk, vandaar de Engelse benaming “silk screen”. Deze opdruk is meestal wit van kleur en kan, afhankelijk van het laktype, iets verkleuren als gevolg van de hitte bij de verschillende bestukkingsprocessen. Plaats als componentopdruk: een componentschets en een componentcode en volgnummer (reference designator) die overeenkomt met deze uit het schema. Zorg dat van de componentopdruk de reference designator en de component polariteit (als dit van toepassing is) ook zichtbaar blijven nadat de component is bestukt (Fig. 10.13). Een opdruk die na het plaatsen van een onderdeel verborgen zit heeft totaal geen zin. Plaats geen componentopdruk op te drukke plaatsen, dit zal enkel leiden tot een onoverzichtelijk geheel met misverstanden tot gevolg. Bij het toepassen van grote hoeveelheden SMD componenten die dicht bij elkaar staan, kan enkel de polariteit of pin 1 markering weergegeven worden. Het toepassen van een complete opdruk is hier veelal af te raden. Plaats geen componentopdruk te dicht bij fiducial markers, de witte opdruk kan voor herkenningsproblemen zorgen bij de automatische systemen. Plaats ook geen opdruk bij µ-BGA(Ball Grid Array), UFP(Ultra small Flat Package), QFN(Quad Flat No leads) en flip-chip componenten… Plaats nuttige informatie op de PCB; jumpersettings, polariteit van voedingsspanning op connectoren enz.. behoren hierbij.

Fig. 10.13 Silk screen met correcte en foutieve reference designator plaatsing

D. Pauwels


Campus De Nayer

79

10.8 Soldeermasker De meeste PCB’s hebben een epoxy-inkt soldeermasker dat wordt aangebracht aan beide zijden van de PCB om het koper aan de oppervlakte te beschermen en te voorkomen dat er kortsluitingen ontstaan bij het soldeerproces tijdens de assemblage. Hiervoor worden na het coaten met inkt en het drogen, beide zijden selectief belicht met UV licht volgens het patroon in de aangeleverde data (solder mask files). Het onbelichte materiaal wordt hierna opgelost in een solvent en het belichte materiaal blijft op de PCB achter, waarna het thermisch wordt uitgehard. Dit alles kan gebeuren met een uitlijning die beter is dan 50 microns. 10.8.1 Het masker venster Men opteert meestal voor een venster (Fig. 10.14) dat wordt bepaald door de koperlay-out van de component pads. Hierbij wordt een uitsparing gebruikt in het soldeermasker die 100 á 200 micron groter is dan de koperlay-out van het SMD soldeervlak of de aansluitpad. De “clearance” bedraagt dan 50 á 100 micron. Opgelet ook voor een clearance van 2mm bij fiducial markers!

Fig. 10.14 Een soldeervenster en de benodigde clearance

10.8.2 De kleur van het soldeermasker De standaardkleur van een soldeermasker is groen, maar rood, blauw, geel, zwart of wit kan echter ook. Indien dit voor de toepassing niet anders vereist is, neemt men echter steeds groen omdat dit voordelen heeft bij de volgende productiestappen in de assemblage. Sensoren en camera belichtingen zijn afgesteld op de groene reflectie, automatische inspectiesystemen moeten terug worden afgesteld bij een andere kleur van de PCB. Ook kunnen andere lakken andere soldeereffecten teweeg brengen in de soldeerstraat, of anders thermisch uitgehard moeten worden. Indien het dus geen meerwaarde brengt aan het product blijf dan bij de standaard groene kleur. Een glanzend soldeermasker geeft het beste resultaat na een wave soldeerproces zonder cleaning. 10.8.3 Maskeer niet soldeerbare vlakken Overdek zoveel mogelijk alle niet te solderen vlakken, zoals koperbanen en via’s met een soldeermasker. Dit zal beletten dat er ongewenste sluitingen ontstaan, het maakt de PCB tevens “luchtiger” voor inspectie. Het soldeermasker mag niet als elektrische isolatie aanzien worden, er is immers geen garantie of controle dat de laklaag volledig dicht is! D. Pauwels


Campus De Nayer

80

10.9 Keuze van de PCB oppervlaktebehandeling (finish) De oppervlaktebehandeling van de soldeervlakken van een PCB is bepalend voor de soldeerbaarheid, of “bevochtiging” (wetting) bij het solderen, tegelijkertijd bepaalt de oppervlaktebehandeling de mate van bescherming tegen oxidatie en de bewaarbaarheid van de PCB (shelf life). De oppervlaktebehandeling is bepalend voor de bewaarbaarheid van de PCB, het soort van toepassing en de kostprijs en wordt normaal gespecificeerd door het proces, het product of de omgeving van de uiteindelijke toepassing (Fig. 10.15).

Fig. 10.15 Soorten finish met hun bewaartijd

10.9.1 HAL (Hot Air Levelling) Hot air levelling is een gekende methode om tin of een tin-lood legering aan te brengen als oppervlaktebehandeling (Fig. 10.16). Het is een proces waarbij de PCB voorzien van een soldeermasker wordt ondergedompeld in een soldeerbad, waarna het overtollige soldeer verwijderd wordt door een hete luchtstroom over de PCB. Elke bestukker zou in staat moeten zijn om zonder problemen PCB’s met HAL behandeling te verwerken. HAL is toepasbaar bij standaard SMD, maar heeft nadelen bij fine-pitch toepassingen. Hiervoor is er immers een betere vlakheid vereist van de te solderen oppervlakken. De dikte van HAL is niet constant en zeer kleine aperturen kunnen een bolle vertinning hebben die verder assembleren kan verstoren of onmogelijk maken. De voordelen zijn echter een goede soldeerbaarheid en goede reflow eigenschappen. Fig. 10.16 Voorbeeld van HAL

D. Pauwels


Campus De Nayer

81

10.9.2 Immersion tin Ook dit is een populaire oppervlaktebehandeling waar bestukkingsfirma’s geen problemen mee hebben bij het verwerken doordat de eigenschappen zeer vergelijkbaar met HAL. Door de snelle oxidatie van het koper is de bewaarbaarheid afhankelijk van de temperatuur en de verpakking. Het is vanzelfsprekend dat vingerafdrukken op het PCB oppervlak moeten vermeden worden wegens oxidatieproblemen. Het voordeel van deze methode is dat de oppervlakte absoluut vlak is, dit procedé is dus ook bruikbaar voor fine-pitch SMD componenten. Het grote nadeel is de beperkte bewaarbaarheid wegens de snellere oxidatie.

Fig. 10.17 Doorsnede van immersion tin finish

10.9.3 Immersion silver Deze oppervlaktebehandeling is erg gelijkend met immersion tin, maar heeft betere eigenschappen in verband met oxidatie en heeft betere contact eigenschappen. Het voordeel van deze methode is dat de oppervlakte absoluut vlak is, dit procedé is dus ook bruikbaar voor fine-pitch SMD componenten waarbij de bewaarbaarheid is beter dan immersion tin. Het nadeel is de grotere kostprijs. Fig. 10.18 Doorsnede van immersion silver finish

10.9.4 Immersion gold of ENIG (Electroless Nickle Immersion Gold) Net als bij immersion tin en immersion silver is geeft deze PCB behandeling een extreem vlakke soldeeroppervlakte. Eveneens heeft ze erg goede oxidatie eigenschappen. Het is dus perfect toepasbaar bij fine-pitch SMD toepassingen en “bonding” toepassingen met aluminiumdraden. Het voordeel van deze methode is dat ze naast de vlaktheid, een goede “bevochtiging”geeft bij het soldeerproces waarbij de bewaarbaarheid zeer goed is. Het nadeel is de grotere kostprijs. Fig. 10.19 Doorsnede van ENIG

D. Pauwels


Campus De Nayer

82

10.10 Eigenschappen van pads en via’s. 10.10.1 Vereisten van de pads Alle padoppervlaktes en via-oppervlaktes moeten worden gemaximaliseerd, dit in overeenstemming met de elektrische clearance (zie: Veiligheidsvereisten, veiligheidsafstand) vereisten en indien de ontwerpcriteria het toelaten. Na elke boring van een pad of via moet er een minimum concentrische koperring op de PCB overblijven, men noemt dit de “annular ring”. Om aan de vereisten voor de annular ring te voldoen kan de minimum pad- of viadiameter worden bepaald door volgende worst-case verhouding tussen een pad (of via) en het geboorde gat: Minimum diameter pad (of via) = a+2b+c met: a = de maximum diameter van het geboorde gat, b = de minimum annular ring vereiste, c = de standaard fabricatie plaatstolerantie van het gat. 10.10.2 PCB klasse en annular ring vereisten van pads en via’s. De criteria om de PCB kwaliteit te evalueren zijn opgedeeld in categoriën of klassen (Classes) wat betreft hun layout symbolen (patterns) en boordiameters. Een PCB indelen in klasses zal automatisch ook aangeven wat de minimum vereisten zijn om te voldoen in die klasse. Een hogere klasse wordt meestal gebruikt voor performante en zeer betrouwbare systemen met een kritische continue werking. Dit evolueert naar lagere klassen voor specifieke producten waar bv. een ononderbroken werking van vereist is. De laagste klasse wordt gebruikt voor algemene elektronische consumenten producten zonder kritische werking. Het is aan de ontwerper die een PCB bestelling plaatst bij een fabrikant om te bepalen in welke categorie zijn product thuis hoort, maar dan moet zijn ontwerp wel voldoen aan de specificaties voor die klasse. Boringen voor doormetallisaties (pads en via’s) zijn zoals alle boringen altijd onderhevig aan een plaatstolerantie en zijn nooit volledig gecentreerd. Daar vooral via’s meestal een kleine padgrootte hebben kan dit fenomeen een gevaar opleveren voor defecten. Doordat het gat de koperrand (annular ring) doorbreekt, zal de doormetallisering minder betrouwbaar worden, dit fenomeen noemt men “breakout” (Fig. 10.20). Een annular ring is altijd vereist bij elk doorgemetalliseerd gat in klasse3 ontwerpen. De specificaties voor klasse1 en 2 PCB’s kunnen een gedeeltelijke breakout toelaten. Bij het ontwerp van zulke PCB’s moet men hiermee dus rekening houden om adequate diameters van pads en boringen te gebruiken zodat breakout niet voorkomt. Breakout kan verholpen worden door een “teardrop” vorm toe te passen bij zeer kleine via’s.

Fig. 10.20 Breakout bij een pad

D. Pauwels


Campus De Nayer

83

Fig. 10.21 Minimum vereisten voor de annular ring

De minimum annular ring op de top en bottom koperlagen (Fig. 10.21) is de minimum hoeveelheid koper op het smalste punt tussen de rand van het gat en de rand van het pad na de doormetallisering van het gat. De minimum annular ring voor interne lagen is de minimum hoeveelheid koper op het smalste punt tussen de rand van het geboorde gat en de rand van het pad na het boren van het gat. Volgens IPC-2221 is de minimum annular ring voor interne koperlagen 0.03mm en voor externe lagen 0.05mm. 10.10.3 Boordiameters van pads en via’s i.f.v. laminaatdikte van de PCB. Om sterke resistente via’s te kunnen garanderen die helemaal doorgemetalliseerd zijn dien je rekening te houden met de kleinste gebruikte boordiameter in functie van de laminaatdikte. Hoe dikker het PCB laminaat, hoe groter de minimum diameter moet zijn. De verhouding hiertussen noemt men de aspect ratio, deze kan men vinden in de technologische info van de fabrikant (zie Fig. 10.22 tabel Eurocircuits). 10.10.3.1 PCB Classificatie volgens Eurocircuits. De classificatie kan verschillen van fabrikant tot fabrikant, vooraleer men een PCB ontwerpt is het daarom aangewezen om eerst te informeren naar de technologische richtlijnen en hun classificaties bij de fabrikant. Bij Eurocircuits gebruikt men volgende classificatie: PCB proto: Pattern class 6 – Drill class C STANDARD pool: Pattern class 6 – Drill class C TECH pool: Pattern class 8 – Drill class D IMS pool: Pattern 6 – Drill class C ON DEMAND: maximum Pattern class 9 – Drill class D

D. Pauwels


Campus De Nayer

84

Fig. 10.22 PCB classificatie bij de fabrikant Eurocircuits

10.10.4 Positie en soorten van via’s. De plaats van via’s op een PCB is mee bepalend voor het aantal fouten, door bv. kortsluitingen, na het soldeerproces. Plaats nooit via’s in een SMD soldeervlak, of zonder soldeermasker barriére direct verbonden aan SMD soldeervlakken. Plaats ook geen via’s onder passieve SMD componenten. Bij gebruik van een golfsoldeerproces is de minimum afstand tussen via’s onderling en tot overige soldeerbare oppervlakken 0.65mm, dit om kortsluitingen na het soldeerproces te vermijden. Om dit probleem te voorkomen kan men via’s gedeeltelijk overdekken met een soldeermasker, op deze manier wordt de afstand tussen het maskvrije deel van de via’s vergroot maar blijven deze open. Men kan ook via’s helemaal overdekken met een soldeermasker, maar er kan niet worden gegarandeerd dat deze afdekking compleet is. Via’s onder een BGA moeten bij golfsolderen helemaal worden afgedekt. Om een gegarandeerde afdekking te bekomen kan men een tweede laag soldeermasker aanbrengen op de af te dekken plaatsen. Dit proces noemt men “tenting”of “via-fill”. Zie Fig. 10.23. De via-fill data wordt gewoon aangeleverd als een Gerber file die enkel de af te dekken pads, via’s en de PCB rand bevat.

Fig. 10.23 Soorten via's

D. Pauwels


Campus De Nayer

85

10.11 Thermische scheiding van soldeereilanden (pads) Het toepassen van een thermische scheiding (Fig. 10.24) bij soldeereilanden die aan grote kopervlakken, zoals grond- of voedingsvlakken, zijn aangesloten is onontbeerlijk om de warmtestroom naar het kopervlak tegen te gaan bij het soldeerproces. Indien er geen thermische scheiding wordt aangebracht is het plaatselijk verwarmen niet eenvoudig of zelfs onmogelijk. Zeker bij loodvrij solderen (met hoge smelttemperatuur) is dit een must om het manueel solderen en of reparaties te kunnen uitvoeren. Deze thermische scheiding wordt bekomen door het soldeereiland met het kopervlak te verbinden langs een aantal smalle verbindingen zodat maar een beperkte hoeveelheid warmte naar het kopervlak kan wegvloeien. Om er zeker van te zijn dat het soldeer op een correcte manier doorstijgt bij golfsolderen is het best om alle gaten voor de mechanische bevestiging van componenten (gaten voor de soldeerlippen van behuizingen) thermisch te scheiden.

Fig. 10.24 Thermische scheiding bij soldeereilanden

D. Pauwels


Campus De Nayer

86

10.12 Montagegaten. Montagegaten zijn meestal gaten die niet doorgemetalliseerd moeten worden, deze worden dan op het einde van het productieproces geboord, voordat de multiples worden gescheiden. Indien men een montagegat toch laat doormetalliseren zal dit meestal problemen opleveren tijdens het golfsolderen bij de assemblage, het gat wordt immers dicht gesoldeerd. Voor montagegaten die toch een elektrische verbinding moeten voorzien tussen top, bottom en of een intene laag kan men best volgende werkwijze toepassen.

Fig. 10.25 Via's rond een montagegat

Voorzie voor een bout M3 een boring van 3.3 mm om de nodige speling en gemakkelijke montage te bekomen. Deze boring is een niet doorgemetalliseerde boring. Om de elektrische verbinding te bekomen kan men rond dit gat op de gewenste lagen (bv. top en bottom) een concentrische ring voorzien met een binnendiameter van 4.0mm en een buitendiameter van 8.0mm. In deze ring plaats men dan een aantal via’s, met een diameter van 0.8mm om de elektrische verbinding te maken (Fig. 10.25). Aan de zijde die men zal golfsolderen brengt men dan een soldeermasker aan.

10.13 PCB dikte en koperverdeling. Om bij automatische assemblage geen problemen te krijgen moet een PCB vlak zijn. Het krommen van een PCB of “PCB warping” kan een groot probleem zijn bij automatische doorvoer van de PCB’s en ook voor de kwaliteit en reproduceerbaarheid van productiestappen als zeefdruk, selectief solderen en golfsolderen. Het kromtrekken van PCB’s is meestal het gevolg van een slechte koperverdeling onder de verschillende lagen. Controleer of de koperverdeling op de PCB in evenwicht is en vermijdt te dunne laminaten. Indien mogelijk gebruikt men best het standaard 1.55mm laminaat. Te dunne en onstevige multiples kunnen behoefte hebben aan een noodzakelijke extra fixatie tijdens het assemblageproces of het correct solderen van BGA’s onmogelijk maken. De maximale toegelaten buiging/torsie voor SMD bestukking is 0.75% en voor klassieke PTH bestukking 1.50%.

D. Pauwels


Campus De Nayer

87

Fig. 10.26 PCB dikte ifv. lengte

10.14 Tips om productiefouten te vermijden. • •

• •

• • •

Reduceer indien mogelijk het aantal onderdelen. Gebruik samengestelde bouwvormen of modules om zo het aantal onderdelen op de PCB te verminderen. Reduceer het aantal verschillende onderdelen. Kijk na of verschillende onderdelen niet door eenzelfde onderdeel kunnen vervangen worden. Dit is soms het geval bij het gebruik van elco’s met verschillende werkspanningen, door één spanning toe te passen wordt de kans op assemblagefouten gereduceerd. Gebruik zoveel mogelijk SMD componenten, de productie kan dan grotendeels automatisch verlopen zonder menselijke interacties, dit is minder foutgevoelig. Gebruik voor onderdelen met een polariteit zoveel mogelijk behuizingen met een uniedirectionele oriëntatie zodat het fysisch onmogelijk is deze verkeerd te positioneren. Dit kan door behuizingen te gebruiken met asymmetrische aansluitpinnen of met aansluitingen met verschillende diameters die beletten dat een component in de verkeerde richting wordt geassembleerd. Plaats zoveel mogelijk polariteiten in dezelfde richting. Zo valt het snel op wanneer er een component verkeerd is georiënteerd. Zorg dat de waardeopdruk in de silk screen zoveel mogelijk leesbaar blijft na montage. Indien onderdelen fout kunnen geplaatst worden, zorg dan voor een duidelijke markering in de tekstopdruk die na de montage nog steeds zichtbaar is.

10.15 SMD componenten in een dubbelzijdig reflow soldeerproces. PCB’s en componenten worden steeds kleiner en PCB’s bevatten steeds meer SMD componenten. Er bestaat ook de nood om componenten die niet meer golfgesoldeerd kunnen worden aan beide zijden te plaatsen. Hierdoor is het dubbelzijdig reflow solderen een gebruikelijke techniek geworden. Hierbij wordt meestal een reflow proces toegepast voor elke zijde (na elkaar). Er zijn drie methoden om de componenten “upside-down” op hun plaats te houden tijdens het reflowproces. 10.15.1 Capillair gedrag Dit is de meest gebruikte en ook de geprefereerde werkwijze. Om dit mogelijk te maken moeten echter bij het ontwerp een aantal regels in acht worden genomen. Tijdens de secundaire reflow wordt ook het soldeer van de primaire reflow weer vloeibaar, de onderdelen van de eerst gesoldeerde zijde blijven door de capillaire krachten van het soldeer hangen. Om te garanderen

D. Pauwels


88

Campus De Nayer

dat de capillaire kracht van het soldeer groot genoeg is om de onderdelen vast te houden, dienen we voor alle onderdelen op de primaire zijde te voldoen aan volgende regel:

· 0.067

Dit is slechts een indicatie, er zijn veel andere factoren die een rol spelen zoals symmetrie van de component, hoogte, vorm van de pinnen enz. De primaire en secundaire zijde zijn niet noodzakelijk gelijk aan de top en de bottom zijde. Dit is afhankelijk van de PCB bezetting en het type van de componenten op elke zijde. Informeer bij de procesingenieur welke onderdelen aan de primaire en secundaire zijde geplaatst moeten worden. 10.15.2 Soldeer met verschillende smelttemperatuur Er kan gewerkt worden met soldeer van verschillende smelttemperatuur. De primaire zijde wordt gesoldeerd met een standaard soldeer, bv. een SAC305 legering met een smelttemperatuur van 220ºC. De PCB wordt vervolgens omgedraaid en de secundaire zijde wordt gesoldeerd met soldeer met een laag smeltpunt, bv. een SnBiAg legering met een smelttemperatuur van 138ºC. De SnBiAg legering is echter brozer dan het SAC type, wat bij industriële toepassingen niet altijd te adviseren is wegens het mogelijke loskomen van de component door trillingen. 10.15.3 Fixatie met lijm Dit is de minst aangewezen methode, wegens de extra productiestap. Het capillair gedrag wordt hier uitgebreid door de onderdelen, die te zwaar zijn om capillair met het soldeer te blijven hangen, te fixeren met lijm. De lijm moet voldoende sterkte leveren, elektrisch niet geleidend zijn en moet eenvoudig terug losgemaakt kunnen worden om een onderdeel te verwijderen bij eventuele latere service. Creëer bij voorkeur geen extra te solderen zijde met een zeer klein aantal onderdelen, dit kan in de productiekostprijs zeer nadelig zijn.

10.16 SMD Footprints De component footprint is cruciaal om een foutvrije soldering te bekomen. De footprints van speciale componenten worden meestal wel gerespecteerd omdat deze meestal zelf, aan de hand van de datasheet, moeten aangemaakt worden in de bibliotheek van het PCB tekenpakket. Er worden bij eenvoudige square chip componenten echter vaak verkeerde footprintafmetingen gebruikt. Als gevolg hiervan verhoogt het risico op fouten bij soldering. Het zogenaamde “tombstone” effect (Fig. 10.27) wordt drastisch groter, hierbij worden eenvoudige componenten slechts aan één pin gesoldeerd waardoor ze capillair omhoog worden gekanteld. Bij componenten vanaf 0603 en kleiner is het onontbeerlijk dat er een correcte footprint gebruikt wordt. Controleer alvast de database in het PCB pakket en vergelijk met Fig. 10.28, Fig. 10.29 en Fig. 10.30.

Fig. 10.27 SMD footprints en het "tombstone" effect

D. Pauwels


Campus De Nayer

Fig. 10.28 Correcte SMD footprints

Fig. 10.29Correcte SMD footprints

D. Pauwels

89


Campus De Nayer

D. Pauwels

Fig. 10.30 Correcte SMD footprints

90


Campus De Nayer

91

10.17 Ball Grid Array’s (BGA’s) en footprint Deze vorm van behuizing (Fig. 10.31) wordt veel gebruikt bij behuizingen met een groot aantal aansluitpinnen. De voordelen zijn dat: er geen pinnen zijn die kunnen verbuigen en een coplanaire afwijking geven, de behuizing is tot 25% kleiner dan QFP, er zijn minder problemen met het stencil druk proces van de soldeerpasta omdat de tussenafstand van de pads groter is en de pads rond van vorm zijn en het zelf uitlijnings vermogen van de component maakt het automatisch bestukken gemakkelijker.

Fig. 10.31 Doorsnede van een BGA

De hoofdzaak bij het aanmaken van een BGA footprint is dat het patroon van de soldeerbolletjes en de uitlijning overeenkomen met de behuizing van de component. De betrouwbaarheid van de soldeerverbindingen is van primair belang, een BGA footprint met pads met de juiste afmetingen speelt hierin een sleutelrol (Fig. 10.32). Fig. 10.32 Correcte afmetingen van de pads bij een BGA

10.17.1 BGA pad’s (land pad) De BGA pads op de PCB moeten zodanig ontworpen worden dat ze een betrouwbare soldeerverbinding opleveren bij een optimale produceerbaarheid. Er worden twee types van BGA pads gebruikt: Solder Mask Defined (SMD) pads en Non Solder Mask Defined (NSMD) pads. De laatste soort is de meest aangeraden methode (Fig. 10.33 en Fig. 10.34).

Fig. 10.33 BGA pad's

D. Pauwels


Campus De Nayer

92

Fig. 10.34 Soldermask en copper defined BGA pads

Bij een solder mask defined pad is het koperpad groter dan de soldeermasker opening boven dit pad. De soldeerbare oppervlakte wordt dus bepaald door de opening in het soldeermasker. Bij een non solder mask defined pad wordt de padgrootte bepaald door de koperoppervlakte die hier kleiner is dan de opening in het soldeermasker. De soldeerbare oppervlakte wordt dus hier bepaald door de pad oppervlakte. De vrije ruimte rond de soldeerpad moet groot genoeg zijn om te garanderen dat er geen soldeermasker met het pad overlapt. Dit laatste NSMD type wordt aanbevolen, omdat de soldeerpasta hier ook de zijkant van het koperpad zal bevochtigen wat de stevigheid van de verbinding ten goede komt. De soldeermasker opening is hiervoor 150µ groter dan de soldeerpad.

Fig. 10.35 Via's en een BGA pad

Plaats nooit via’s direct tegen of in het BGA soldeereiland (Fig. 10.35) voorzie altijd een stukje printbaan om de migratie van soldeer tegen te gaan. Ook bij ongebruikte BGA eilandjes worden bij voorkeur een via en een stukje printbaan voorzien, dit om bij het solderen overal dezelfde thermische eigenschappen te verkrijgen. Deze manier van werken geeft ook extra stevigheid aan de pad zodat bij reparaties het eilandje niet loskomt van het laminaat.

Om er voor te zorgen dat er op een BGA X-ray inspectie en reparatie kan gebeuren moet er rond deze component een vrije ruimte worden voorzien (Fig. 10.36).

Fig. 10.36 Vrije ruimte rond een BGA component

D. Pauwels


Campus De Nayer

93

10.18 Componentplaatsing en minimum afstand tussen componenten Oriënteer gelijkaardige componenten op dezelfde manier en in een richting zodat ze efficiënt kunnen geplaatst en gesoldeerd worden. De meest aangewezen component oriëntatie, rekening houdend met de afmetingen van de PCB en het soldeerproces, is volgens de langste zijde van de PCB en SOIC behuizingen parallel aan de richting van het golfsoldeerproces.

Fig. 10.37Component oriëntatie bij golfsolderen

Chip componenten zoals weerstanden, condensatoren, diodes enz. moeten parallel geplaatst worden aan de soldeergolf zodat de beide aansluitpads gelijktijdig worden gesoldeerd (Fig. 10.38). Plaats deze componenten niet loodrecht kort tegen elkaar, er kan dan een schaduweffect optreden waardoor soldeerfouten optreden.

Fig. 10.38 Plaatsing van chip componenten bij golfsolderen

Een plaatsing waarbij kleinere componenten in de “schaduw” van grotere componenten vallen bij het solderen is eveneens af te raden wegens een verhoogde kans op niet of slecht gesoldeerde contacten. Plaats geen SMD componenten op de soldeerzijde direct achter, of omgeven door, een groot aantal PTH (Plated Trough Hole) aansluitingen. Een voorbeeld hiervan is het plaatsen van SMD onkoppelcondensatoren onder PTH PGA’s, PLCC’s of DIL behuizingen. Plaats indien mogelijk

D. Pauwels


Campus De Nayer

94

alle SMD componenten op dezelfde PCB zijde en alle PTH componenten op de componentzijde. Dit beperkt het aantal productiestappen voor het solderen en assembleren. De minimum afstand (inch) tussen componenten wordt aangegeven in Fig. 10.39. Er moet hierbij rekening worden gehouden met de afstand nodig voor de bestukking, het soldeerproces, het testen en eventuele service en reparaties van de PCB.

Fig. 10.39 Minimum afstanden tussen componenten

D. Pauwels


Campus De Nayer

95

10.19 Routing van PCB banen Tijdens het solderen van een PCB volgens het reflow proces zal er altijd een migratie optreden van soldeer (onder de vorm van soldeerpasta) die smelt, dit zal krachten teweegbrengen op de componenten die hierdoor kunnen roteren of “verzwemmen”. Hierdoor kan het “tombstone” effect optreden. Door de thermische eigenschappen van de soldeerpads van een component zoveel mogelijk gelijk te maken kan men deze fenomenen vermijden en kan men er zelfs voor zorgen dat door de capilaire krachten de component zich zelf zal alligneren met de footprint. Een aantal regels moeten hiervoor in acht genomen worden( Fig. 10.40) . Plaats geen via’s aan of in SMD soldeervlakken van een component. Vermijd directe onderlinge verbindingen maar behoud de symmetrie. Plaats ook geen soldeerpads in een PCB baan of kopervlak, gebruik thermische ontkoppeling. Wanneer er grote stromen vloeien naar een component kan men beter één brede aansluitbaan ontdubbelen in meerdere smalle banen, wat de thermische eigenschappen ten goede komt. Plaats geen via’s in “exposed” oppervlakten, zoals soldeervlakken voor koeltabs, van een component.

Fig. 10.40 Foute en correcte manieren om banen naar SMD pads te routen

Vermijd “peelables”, dit zijn stukjes fotolak die worden omsloten door pads, banen en of kopervlakken (Fig. 10.41) en die gedurende de productie kunnen loskomen en kortsluitingen of open circuits kunnen vormen.

Fig. 10.41 Vermijden van peelables

D. Pauwels


Campus De Nayer

96

10.20 Betrouwbaar solderen van koelvlakken bij vermogencomponenten.

Fig. 10.42 Exposed pad

Verschillende componenten die veel vermogen dissiperen zijn tegenwoordig voorzien van een extra soldeervlak (exposed pad) om de gegenereerde warmte beter te kunnen afvoeren (Fig. 10.42). Dit soldeervlak wordt door middel van via’s thermisch en elektrisch verbonden aan een thermisch vlak in de PCB. De beste thermische geleiding naar dat vlak wordt verkregen indien ingesloten gasbellen (holle ruimten) worden vermeden. De positie, de groote en het aantal via’s bepalen sterk de mate van thermische geleiding naar het thermisch PCB vlak.

Fig. 10.43 Slechte thermische eigenschappen

Een ontwerp met een PCB soldeervlak met één centraal geplaatste grote via (d=1.5mm) levert een slechte thermische geleiding op naar het thermisch vlak. Deze via zal niet dichtsolderen en vormt dus een isolerende plaats. Bij een RX foto van de soldering zien we, door het uitgassen van het soldeer tijdens het soldeerproces, heel wat ingesloten holle ruimten. Hierdoor zal dit ontwerp thermisch een slecht resultaat als gevolg hebben (Fig. 10.43) .

Fig. 10.44 Betere thermische eigenschappen

Fig. 10.45 Beste thermisch resultaat met ontgassingskanaaltjes

D. Pauwels

Bij het gebruik van meerdere kleine via’s (d=0.35mm) treedt er door een betere ontgassing een vermindering op in het aantal ingesloten holle ruimten, met als gevolg een kleinere thermische weerstand. Nog een beter resultaat zien we waneer de via’s aan de rand van het soldeervlak worden geplaatst (Fig. 10.44). Het ontgassen gebeurt in dit geval vlotter. Het beste resultaat wordt bereikt met ontwerp waarbij er 0.25mm ontgassingskanaaltjes tot buiten de componentbehuizing worden voorzien. Op deze manier krijgen we resultaat bijna zonder holle ruimten (Fig. 10.45).


Campus De Nayer

97

10.21 CAM files voor de aanmaak van PCB’s. Voor de productie van een PCB door een fabrikant moet de ontwerper de nodige CAM files aanmaken (in het gebruikte CAD pakket) van zijn ontwerp en deze aanleveren aan de fabrikant. Het gaat hier over twee types files: boorfiles en layoutfiles. 10.21.1 Layout files. Deze files, meestal in Extended Gerber formaat, geven de vorm weer van de verschillende koperen andere lagen van de PCB. Het Gerber dataformaat is een industriestandaard die gebruikt wordt voor CAM files van PCB layouts. Men heeft een Gerber file nodig voor elke koperlaag, de soldeermaskers en de maskers voor de componentopdruk. De data uit een Gerberfile wordt gebruikt door een fotoplotter, die licht gebruikt om een layout met een bepaalde apertuur of vorm te tekenen op een fotogevoelige film. Het meest gebruikte Gerber formaat is tegenwoordig Extended Gerber of “RS-274X”, een ASCII formaat dat de fotoplotter vier soorten informatie geeft: • • • •

X/Y coördinaten, met info over de eenheid Apertuur selectie, of de vorm die moet gekozen worden Sluiter commando’s, één om te openen, te sluiten en om te “flashen” Een comando om een lijn af te sluiten, typisch een asterisk (*)

De officiële standaard van dit Gerber formaat kan worden gevonden op www.UCamco.com . De namen voor de verschillende Gerber files worden best zodanig gekozen dat de fabrikant weet over welke file het gaat; koperlagen, soldeermaskers of componentopdruk. Als extenties gebruikt men dikwijls .TOP en .BOT of .SMT en .SMB en .SLK. Meestal voegt men bij de Gerberfiles ook een readme.txt file met een eenduidige beschrijving van de verschillende files, zodat vergissingen uitgesloten worden. Een uitgebreide beschrijving kan men vinden op http://www.etechnologie.fh-stralsund.de/Daten/rs274xrevd_e.pdf 10.21.2

Boorfiles. De plaats van de nodige boringen, samen met de gewenste boordiameters, worden in een aparte ASCII “ NC Excellon” CAM file aangegeven. Doorgemetalliseerde en niet-doorgenetalliseerde gaten worden in één file aangegeven en het onderscheid hiertussen wordt bij het genereren van de file gemaakt door een ander “tool” nummer te gebruiken. Meer info over dit formaat is beschikbaar op: http://www.excellon.com/manuals/program.htm

D. Pauwels

ontwerptechnieken D. Pauwels

Recommend Documents