ARITMETICKOLOGICKÁ JEDNOTKA

Vyšší odborná škola a Střední průmyslová škola elektrotechnická Božetěchova 3, Olomouc

Třída : M4

Školní rok : 2000 / 2001

ARITMETICKOLOGICKÁ JEDNOTKA III. Praktická úloha z předmětu elektronické počítače (EPO)

Vypracoval : Tomáš MOŘKOVSKÝ Datum zadání : Datum odzkoušení : Datum odevzdání :

12. 9. 2000 7. 11. 2000 28. 11. 2000

Hodnocení : _________________

ARITMETICKOLOGICKÁ JEDNOTKA

III. Praktická úloha z předmětu elektronické počítače

Zadání Navrhněte, sestavte a prakticky vyzkoušejte aritmetickologickou jednotku, která bude zvládat tyto operace: a) logický součin b) logický součet c) aritmetický součet (včetně předchozího přenosu)

Rozbor ALU (aritmetickologická jednotka) provádí aritmeticko-logické operace mezi nbitovými vstupními slovy A a B, výsledkem je výstupní n-bitové „sériové“ slovo Z. ALU je schopna provádět 2r operací, kde r je počet bitů vstupního řídícího registru. Schématické znázornění běžné ALU:

n DAT / Z

ST. REG

Ř R E G

ALU

Sběrnice

DAT / A

DAT / B

n

n

Vysvětlení jednotlivých vstupů a výstupů běžné ALU: Označení Ř. REG DAT / A DAT / B DAT / Z ST. REG

Tomáš Mořkovský, M4

Popis vstupní řídící registr datový vstup A datový vstup B datový výstup Z výstupní strojový registr

Strana 2 ( celkem 2 )



Tabulka funkcí běžné ALU: Budící p. ŘR 3 ŘR 2 ŘR 1 0 0 0 0 1 0 1 0 2 0 1 1 3 1 0 0 4 1 0 1 5 1 1 0 6 1 1 0 6 1 1 0 6 1 1 0 7 1 1 1

Funkce 0 Zi = Ai Zi = Ai & Bi Zi = A i ∨ Bi Zi = Zi – 1 Zi = Zi + 1 Zi = Ai + Bi T1 = Z7 T2 = P Zi ≡ Ai ≡ Bi = 1

Popis funkce nulová funkce průchod logický součin logický součet posun o 1 bit doprava posun o 1 bit doleva aritmetický součet test na znaménko test na přetečení ekvivalence

Návrh 1. Volba výstupních funkcí a jejich adresace ve vstupním registru Tabulka funkcí zadané ALU: Budící p. ŘR 3 ŘR 2 ŘR 1 0 0 0 0 1 0 0 1 2 0 1 0 2 0 1 0

Funkce Zi = Ai & Bi Zi = Ai ∨ Bi Z i = A i + B i + P i-1 T1 = Pi

Popis funkce logický součin logický součet aritmetický součet přenos

Rovnice funkce:

[(

] [(

)

)

] [(

] [(

)

) ]

Z i = R3 ⋅ R2 ⋅ R1 ⋅ (A & B ) ∨ R3 ⋅ R2 ⋅ R1 ⋅ (A ∨ B ) ∨ R3 ⋅ R2 ⋅ R1 ⋅ (A + B + Pi −1 ) ∨ R3 ⋅ R2 ⋅ R1 ⋅ Pi F1 = Ai & Bi F2 = Ai ∨ Bi F3 = Ai + Bi + Pi −1 F3 P = Pi

2. Definice daných funkcí – tabulky logický součin: Bi 0 0 1 1 Tomáš Mořkovský, M4

Ai 0 1 0 1

Zi 0 0 0 1

logický součet: Bi 0 0 1 1

Ai 0 1 0 1

Zi 0 1 1 1 Strana 3 ( celkem 3 )



aritmetický součet: P i-1 0 0 0 0 1 1 1 1

Bi 0 0 1 1 0 0 1 1

Ai 0 1 0 1 0 1 0 1

Zi 0 1 1 0 1 0 0 1

Pi 0 0 0 1 0 1 1 1

3. Minimalizace funkcí a jejich převod na NAND funkce F1 - minimalizovat nelze, NAND: F1 = Ai & Bi funkce F2 - minimalizovat nelze, NAND: F2 = Ai & Bi funkce F3 a F3P - minimalizace Karnaughovými mapami (na základě výsledků v tabulce funkce aritmetického součtu) funkce F3

(

funkce F3P

) (

) (

)

F3 = Pi ⋅ Bi ⋅ Ai ∨ Pi ⋅ Bi ⋅ Ai ∨ Pi ⋅ Bi ⋅ Ai ∨ (Pi ⋅ Bi ⋅ Ai ) NAND:

F3 = Pi ⋅ Bi ⋅ Ai & Pi ⋅ Bi ⋅ Ai & Pi ⋅ Bi ⋅ Ai & Pi ⋅ Bi ⋅ Ai F3 P = (Bi ⋅ Ai ) ∨ (Pi ⋅ Ai ) ∨ (Pi ⋅ Bi )

NAND: Tomáš Mořkovský, M4

F3 P = Bi ⋅ Ai & Pi ⋅ Ai & Pi ⋅ Bi Strana 4 ( celkem 4 )



Schéma zapojení





Rozpiska použitých součástek a zapojení svorek: Rozpiska: Ozn. IC1, IC2, IC3 IC4 IC5 IC6 JP1 – JP9

Typ 7400 7410 7420 74151 svorky zkoušecího pultu

Poznámka 4x2 vstup NAND 3x3 vstup NAND 2x4 vstup NAND 8-vst. multiplexor viz tabulka níže

Svorky: Ozn. JP1 JP2 JP3 JP4 JP5 JP6 JP7 JP8 JP9

Zkratka Ucc GND P(i-1) B(i) A(i) Adr MX A Adr MX B Z(i) P(i)

Popis napájení ( + 5V ) napájení ( 0 V ) vstup posl. přenosu 2. datový vstup 1. datový vstup adresový vstup MX adresový vstup MX datový výstup přenos

Realizace napájecí svorka napájecí svorka přepínač log 0 a 1 přepínač log 0 a 1 přepínač log 0 a 1 přepínač log 0 a 1 přepínač log 0 a 1 logická sonda logická sonda

Závěr Schéma se nepatrně liší od návrhu v NAND (náhrada 3-vstupového hradla NAND třemi 2-vstupovými), neboť touto záměnou využijeme zbylá 2-vstupová hradla a ušetříme tak jeden integrovaný obvod. Aritmetický součet je možné doplnit o kontrolu přetečení. K přetečení by došlo pouze v jednom případě: Pi-1 = 0, Ai = 1, Bi = 1. Dokonce ani kombinace Pi-1 = 1, Ai = 1, Bi = 1 není klasifikována jako přetečení, neboť zároveň se přesouvá přenosový bit. Uvedený návrh bere na vědomí, že na závadu nebude stálé zaznamenávání přenosového bitu. Funkce tím není ovlivněna, pouze obsazuje místo jednoho bitu výstupního registru. Možno ošetřit přidáním dvou hradel AND nebo dvakrát dvou NAND sériově, která by násobila výstupní funkci či přenos s výstupem multiplexoru - na daném vstupu pevně připojena log. 1).

Použité pomůcky sešit (CIT, EPO), nepájivé pole, součástky (4x IO, vodiče), zkoušecí pult, DMM Metex, PC (MS Win, MS Office, MS Visio, Eagle 3.55, Electronic Workbench 4.1)



ARITMETICKOLOGICKÁ JEDNOTKA

Recommend Documents