RANCANG BANGUN MODUL PENGKONDISI SINYAL & ANTAR MUKA UNTUK KONTROLER TEGANGAN DIJITAL PADA PEMBANGKIT LISTRIK TENAGA AIR (PLTA)

ISSN 1978 - 2365 Ketenagalistrikan Dan Energi Terbarukan, Vol. 10 No. 1 Juni 2011 : 61 - 74

RANCANG BANGUN MODUL PENGKONDISI SINYAL & ANTAR MUKA UNTUK KONTROLER TEGANGAN DIJITAL PADA PEMBANGKIT LISTRIK TENAGA AIR (PLTA) Estiko Rijanto dan Anwar Muqorobin Pusat Penelitian Tenaga Listrik dan Mekatronik (Puslit TELIMEK) - LIPI Jl.Cisitu No.21/154D, Tel.022-2503055, Bandung 40135 [email protected]

ABSTRAK Saat ini masih banyak PLTA yang beroperasi menggunakan kontroler tegangan analog. Beberapa komponen pentingnya semakin sulit ditemukan sehingga mengancam keberlangsungan operasi PLTA yang bersangkutan. Tujuan penelitian ini adalah untuk merancang bangun sebuah kontroler tegangan dijital yang dapat dipakai pada PLTA berkapasitas 9 MVA dengan metoda reverse engineering dan updating. Tujuan makalah ini adalah melaporkan hasil rancang bangun tersebut khususnya terkait modul pengkondisi sinyal dan antar muka. Karena algoritma kontrol direalisasikan memakai DSP, maka diperlukan pembuatan modul pengkondisi sinyal ADC dan DAC. Modul antara muka pengeset tegangan operator dan pemonitor driver dibuat memakai mikrokontroler 8 bit. Hasil eksperimen menunjukkan bahwa: modul pengkondisi sinyal ADC dan DAC yang dibuat berfungsi dengan baik, modul pengeset tegangan mampu memproses perintah secara tepat, dan modul pemonitor driver mampu mendeteksi pulsa penyalaan dan memberikan indikator status berupa: normal, terlalu panjang, dan terlalu pendek. Kata Kunci: Pengkondisi sinyal, antara muka, kontroler tegangan dijital, DSP, mikrokontroler, pembangkit listrik tenaga air

ABSTRACT

Currently, there are still many hydro electrical power plants (HEPPs) operated using analog voltage controllers. Some important components are becoming difficult to find that threatens the operation sustainability of such HEPPs. The objective of this research is to develop a digital voltage controller that can be applied to a 9 MVA HEPP using the reverse engineering and updating method. The aim of this paper is to report some results of the development especially concerning signal conditioner and interface modules. Since controller algorithm is realized using a DSP, ADC and DAC, signal conditioner modules are required to be developed. The interface modules of operator command interpreter and driver monitoring are realized using an 8 bit microcontroller. Experimental results show that: the ADC and DAC signal conditioner modules can work well, the command interpreter can process the command signal appropriately, and the driver monitoring module can detect the firing pulses providing operating status of: normal, too long, and too short. Key Words: signal conditioner, interface, digital voltage controller, DSP, micro controller, hydro electrical power plant.

Naskah diterima: 14 Oktober 2010, dinyatakan layak muat : 14 Desember 2010

61

Ketenagalistrikan Dan Energi Terbarukan, Vol. 10 No. 1 Juni 2011 : 61 - 74

62

PENDAHULUAN

sehingga dipilih rancang bangun

Latar Belakang

tegangan versi dijital.

Energi listrik perlu dipasok dengan mutu listrik yang memadai agar tidak merusak peralatan listrik. Mutu listrik ditentukan oleh dua variabel penting yaitu frekuensi dan tegangan

listrik

yang

stabil

pada

nilai

nominalnya. Di Indonesia, spesifikasi frekuensi dalam keadaan normal adalah tidak kurang dari 49,5 Hz dan tidak lebih dari 50,5Hz, sedangkan spesifikasi tegangan listrik misalnya untuk jaringan nominal 20kV adalah +5% dan -10%, seperti ditentukan di dalam Peraturan Menteri Energi dan Sumber Daya Mineral tahun 2007 [1]

kontroler

Tujuan Tujuan penelitian ini adalah untuk merancang bangun kontroler tegangan dijital yang dapat dipakai pada PLTA berkapasitas 9MVA untuk menggantikan kontroler analog yang sudah berumur tua. Tujuan makalah ini adalah melaporkan hasil rancang bangun kontroler tegangan dijital tersebut, khususnya hasil rancang bangun modul pengkondisi sinyal dan antar muka untuk kontroler dijital tersebut.

METODOLOGI

. Untuk memenuhi standar yang ada, pada

Metodologi dalam penelitian ini adalah

setiap pembangkit listrik diperlukan kontrol

reverse engineering dan grade up. Reverse

frekuensi dan kontrol tegangan.

engineering dalam hal ini mengacu pada

Untuk

turut

kelangsungan

kontroler yang telah ada, sedangkan grade up

operasi beberapa PLTA yang telah berumur tua

adalah mengimplementasikan algoritma dalam

di Indonesia, perlu dibangun kemampuan

prosesor dijital sebagai pengganti operational

rancang bangun sistem kontrol PLTA. Sampai

amplifier. Dalam penelitian ini kegiatan yang

saat ini masih banyak PLTA yang beroperasi

dilakukan adalah rancang bangun kontroler

dengan menggunakan teknologi analog. Salah

tegangan

satu contohnya adalah sebuah PLTA yang

dilakukan pengujian di laboratorium dengan

beroperasi di Indonesia sejak tahun 1995

menggunakan simulator PLTA.

menggunakan

menjaga

generator sinkron 9MVA,

6,3kV, 50Hz dengan kecepatan putar 500 rpm, [2]

jumlah kutub 12 dan faktor daya 0,9 . dirancang

bangun

oleh

Estiko

pada

PLTA,

kemudian

Untuk mencapai tujuan penelitian ini, tahapan yang dilakukan adalah: 1) Analisis terhadap kontroler analog yang

Analisis terhadap kontroler analog yang telah

digital

[2]

pernah dirancang bangun oleh Estiko[2] dengan tujuan untuk memahami struktur

dilakukan dengan tujuan untuk memahami

kontroler,

struktur kontroler, elemen-elemen penyusun

kontroler

kontroler dan fungsi masing-masing elemen.

elemen.

Komponen-komponen kontroler analog yang selama ini digunakan semakin sulit ditemukan,

elemen-elemen dan

fungsi

penyusun

masing-masing

2) Merancang kontroler tegangan versi dijital, termasuk:

struktur

kontroler,

elemen

penyusun, peranti keras, dan peranti lunak.

Rancang Bangun Modul Pengkondisi Sinyal & Antar Muka Untuk Kontroler Tegangan Dijital Pada Pembangkit Listrik Tenaga Air (PLTA)

Dalam

proses

perancangnan

ini

7) Modul rangkaian pemonitor regulator sudut

diidentifikasi jenis peranti keras yang

penyalaan

cocok untuk fungsi-fungsi tertentu.

mikrokontroler 8 bit.

masing-masing

elemen,

dan

pengujian fungsi masing-masing elemen. 4) Integrasi seluruh elemen ke dalam satu

(FARMON),

memakai

AVR digital ini terdiri atas rangkaian

3) Pembuatan peranti keras dan peranti lemah untuk

63

dijital yang dilengkapi rangkaian analog. Rangkaian analog terdiri atas rangkaian antar muka

untuk

masukan

sinyal,

logika

kesatuan sistem, dan pengujian sistem

pengkondisi aktif, pengeset parameter, dan

keseluruhan di laboratorium.

pengubah sinyal digital ke analog (DAC) serta

Pada tahap ke-2 sampai ke-4 diterapkan

modul regulator sudut penyalaan (Firing Angle

ilmu pengetahuan dan teknologi yang telah

Regulator, FAR). Rangkaian digital terdiri atas

dikuasai, dan juga mengadopsi referensi terbaru

dua

terkait permasalah yang ada [3, 4, 5, 6, 7].

mikrokontroler 8 bit

prosesor.

digunakan

Prosesor

untuk

pertama

adalah

(ATMEL)[3] yang mengimplementasikan

algoritma yang sederhana. Prosesor kedua Deskripsi AVR Dijital

berupa Pengolah Sinyal Digital (Digital Signal

Pada gambar 1 ditunjukkan diagram

Processor, DSP) dari Texas Instrument[4] yang

kotak kontroler tegangan dijital otomatik

digunakan

untuk

mengimplementasikan

(Automatic Voltage Regulator / AVR) yang

algoritma yang lebih kompleks.

dirancang bangun pada penelitian ini. Modul

Untuk menyalurkan sinyal analog dari

rangkaian utama sistem kontrol tegangan dijital

sistem ke dalam DSP digunakan ADC yang

ini adalah:

memiliki kisaran inputan 0 s.d. 3 V. Pada

1) Modul antar muka voltage setter 1 (VS1),

sistem AVR dijital ini, sinyal analog yang masuk ke DSP memiliki kisaran berbeda-beda

memakai mikrokontroler 8 bit. 2) Modul penjumlah voltage setter 2 (VS2),

diperlukan

memakai peranti lunak di DSP. 3) Modul rangkaian pendeteksi tegangan terminal

generator

(VD),

memakai

rangkaian analog. 4) Regulator tegangan (VR), memakai peranti lunak di DSP. 5) Penguat penyesuai, memakai peranti lunak di DSP. 6) Modul regulator sudut penyalaan memakai rangkaian analog.

mencakup -10 s.d. 10 V, oleh karena itu Sebaliknya,

pengkondisi

sinyal

ADC.

untuk mengeluarkan tegangan

analog dari DSP dipakai DAC sinyal PWM dengan level logika 0 - 3 V. Frekuensi PWM ≥ 2.5 kHz, signal-of-interest berupa sinusoid 50 Hz atau sinyal DC yang diperbaharui setiap 50 Hz. Oleh karenanya diperlukan pengkondisi sinyal DAC untuk memfilter input PWM dan menyesuaikan

tegangan

output

yang

diinginkan. Modul pemonitor kerja regulator sudut penyalaan menerima 6 kanal pulsa


64

keluaran modul regulator sudut penyalaan.

regulator sudut penyalaan. Jika deretan pulsa

Fungsi modul pemonitor ini adalah memonitor

tidak sesuai spesifikasi, maka modul pemonitor

deretan pulsa yang dikeluarkan oleh modul

akan mengaktifkan indikator kesalahan.

Gambar 1. Diagram kotak AVR digital yang dirancang bangun Pada bagian berikut akan dijelaskan

diperlukan. Opamp pertama (U1A) digunakan

perancangan peranti keras dan peranti lunak

sebagai unity-gain buffer, dapat dikonfigurasi

terkait pengkondisi sinyal ADC, pengkondisi

menjadi

sinyal DAC, modul VS1 dan modul pemonitor

inverting. Opamp kedua (U1B) digunakan

kerja regulator sudut penyalaan.

sebagai inverting unity-gain buffer, dengan

bersifat

inverting

maupun

non-

bias. Bias diperlukan untuk menggeser nilai nol Perancangan Peranti Keras Pada gambar 2 ditunjukkan rangkaian antarmuka ADC DSP yang dirancang dengan menggunakan Operating Amplifier (Opamp)[7] sebagai komponen utama. Kisaran input lebih besar daripada kisaran output, sehingga gain yang

diperlukan

berupa

redaman.

RS1

merupakan VR untuk mengatur redaman yang

dari sinyal input menjadi nilai nol untuk ADC (yaitu setengah dari full-scale). RS3 merupakan VR untuk mengatur nol ini. Opamp kedua bersifat inverting. Di setiap opamp digunakan kapasitor

umpan

meningkatkan

balik

kestabilan

(C2,

C3)

frekuensi

untuk tinggi.

Dengan pemasangan kapasitor ini gain pada


65

frekuensi tinggi akan turun sampai ke nol,

DAC yang dirancang bangun. Bagian pertama

sehingga mengurangi kemungkinan terjadinya

dari rangkaian ini adalah Sallen-Key 2nd-order

osilasi dan pengaruh derau.

low pass filter.

Pada gambar 3 ditunjukkan rangkaian dan nilai komponen modul pengkondisi sinyal R17 VCCA

Res1 5R6

R3

Res1 10K

C2

C3

VEEA

Res1 5R6

R2

Res1 10K

C1 Cap 10n

Cap 100pF

INA RS1 GAIN R4 100K Res1 10K

4 3 2 1 JP1 Header 4

2 1

1

3

Cap 100pF

U1A NE5532P R5

6

Res1 10K

5

JP6 <--INV NON-->

7

2

VCCA

RS3 ZERO 10K

3 2 1

VGND V+

C4 Cap 10n

OUTA GND GND INA

V-

R1

3 2 1

V+

U1B NE5532P R6 OUTA Res1 C5 1K Cap 100pF

JP3 Header 3

Gambar 2. Rangkaian skematik pengkondisi sinyal ADC.

R9

R10

Res1 39K

Res1 39K

-3dB frequency: 1/f = 2pi * R * C 39k - 47n --> 87 Hz

Cap 47n U2A 3 C10 Cap 47n

VGND V+

OUTB GND GND INB

3 2 1

V4 3 2 1

R11 Res1 10K

NE5532P

Cap 100pF 6 5

2

R8

C8

7

Res1 10K

Cap 100pF

U3B NE5532P R12

2

Res1 10K

3

1

C9

U3A NE5532P

JP4 Header 3

R15 Res1 5R6

R16 Res1 5R6

VCCB

R13

VEEB

JP5 <-INV NON->

C12 Cap 10n

Cap 100pF

1 Res1 10K

V+

JP2 Header 4

1

1

2

Res1 10K

3 2 1

INB

R7

RS2 GAIN 100K C7

C6

6 5

RS4 ZERO 10K

2

VCCB

7

U2B NE5532P R14 OUTB Res1 C11 1K Cap 100pF

VEEB C13 Cap 10n

Gambar 3. Rangkaian skematik pengkondisi sinyal DAC Bagian kedua dari pengkondisi sinyal

sebagai inverting unity-gain buffer, untuk

untuk

membalik polaritas sinyal. Opamp keempat

menaikkan range tegangan dari 0 s.d. 3 V

(U2B) digunakan untuk menggeser nilai zero

menjadi kisaran yang diinginkan. Gain diatur

dari sinyal. Input untuk opamp keempat (U2B)

pada resistor umpan balik RS2 yang merupakan

dapat dipilih menggunakan jumper JP5. Bila

VR/trimpot. Opamp ketiga (U3A) berfungsi

jumper terpasang pada 1-2, input dipilih dari

merupakan

inverting

gain-block,


66

U3B (polaritas sinyal terbalik), sehingga

Digunakan clock dari oscillator crystal dengan

keseluruhan sistem menjadi non-inverting; dan

frekuensi

jika terpasang 2-3 terjadi sebaliknya.

perancangan ditunjukkan pada gambar 4.

Modul

VS1

dan

regulator sudut penyalaan dalam

mikrokontroler

modul

pemonitor

diimplementasikan Atmel

ATMega8.

Sedangkan

12.000 pada

MHz. gambar

Diagram 5

kotak

ditunjukkan

perancangan detil modul VS1 dan pemonitor regulator sudut penyalaan.

Gambar 4. Blok diagram modul VS1 dan pemonitor regulator sudut penyalaan C03

2 3

Cap 470n

IC01-LM358A LM358N 1 1

R01

R02

Res1 1K

Res1 1K

R16 RPot 50K

1 2

1 2 2 C07

1

Cap 22p

C06

X01 12MHz

J1

1 2 3 4 5 6 7 8 9 Header 9

VCC

R09

IC04-TLP521A

Res1 4K7

R10

IC03-MEGA8

R11

PB0 (ICP) PB1 (OC1A) PB2 (SS/OC1B) PB3 (MOSI/OC2) PB4 (MISO) PB5 (SCK) PB6 (XTAL1/TOSC1) PB7 (XTAL2/TOSC2)

2 3 4 5 6 11 12 13

PC0 (ADC0) PC1 (ADC1) PC2 (ADC2) PC3 (ADC3) PC4 (ADC4/SDA) PC5 (ADC5/SCL) PC6 (RESET)

PD0 (RXD) PD1 (TXD) PD2 (INT0) PD3 (INT1) PD4 (XCK/T0) PD5 (T1) PD6 (AIN0) PD7 (AIN1)

VCC AVCC AREF GND GND

23 24 25 26 27 28 1

L-U L-V L-W L-X L-Y L-Z RST

R04

VCC 7 20 21

R15 Res1 10K C09 Cap Pol1 1u/50V

22 8

R05

JP01-ISP 2 4 6 8 10 ISP

1 3 5 7 9

MOSI RST SCK MISO

Res1 4K7

R07 TLP521

9 8 7 6 5 4 3 2 1

PD MD ND HV+

J2 1 2 3 4 5 6 7 8 9 Header 9

Res1 82K/2W

IC06-TLP521B

Res1 4K7

J5

Res1 82K/2W

IC06-TLP521A

R08 TLP521

VCC

U V W X Y Z VS1 DOWN4 X12D

R06 TLP521

R14

ATmega8-16PU

Res1 82K/2W

IC05-TLP521B

Res1 4K7

R13

Res1 82K/2W

IC05-TLP521A

TLP521

VCC

Res1 82K/2W

IC04-TLP521B

Res1 4K7

R12

HV+ R03

TLP521

C04 Cap 470n

Res1 4K7

14 PWM 15 16 MOSI 17 MISO 18 SCK 19 9 10

UP1 UP2 UP3 UP4 DOWN1 DOWN2 DOWN3 528 #27D

5

IC01-LM358B LM358N 7 2

TLP521

JP02-FAULT JP03-START

Cap 22p

6

Res1 82K/2W

VCC

C01 Cap 100n

C02 Cap 100n

C05 Cap 100n

MD VCC

Header 9

Gambar 5. Rangkaian lengkap modul VS1 dan pemonitor sudut penyalaan Input dari regulator sudut penyalaan

transistor darlington open collector. Untuk

(pulsa UVW-XYZ) merupakan pulsa +86 volt

mengisolasi

mikrokontroler

digunakan

yang tidak direferensi terhadap GND dari

optocoupler. Dari optocoupler, pulsa masuk ke


67

dalam mikrokontroler. Input ‘USE’ digunakan

pada AVR. Modul ADC digunakan untuk

untuk menyalakan modul pemonitor dan me-

membaca

reset bila terjadi fault. Output ‘FAULT’

pengesetan parameter kontrol pada AVR

memberikan sinyal kesalahan dari modul

digital. Selain itu, logika input dibaca untuk

pemonitor.

dan

membedakan pemilihan mode kontrol yang

FAULT_LEVEL digunakan untuk memilih

dipakai dalam AVR digital. Masing-masing

antara active low atau active high.

blok penyusun AVR digital dijalankan menurut

Jumper

USE_LEVEL

Bagian VS1 terdiri atas input ‘RAISE’

urutan

sinyal

yang

telah

masukan

analog

ditentukan.

dan

Keluaran

dan ‘LOWER’, serta output PWM. Input

program berupa sinyal PWM. Sinyal PWM

‘RAISE’ dan ‘LOWER’ merupakan input dari

digunakan sebagai sinyal masukan bagi modul

penekanan tombol oleh operator, bersifat

DAC.

active-low. DAC pada VS1 diimplementasikan dengan PWM (5,69 Hz) yang dimasukkan ke dalam filter low-pass [6, 7]. Filter

low-pass

diimplementasikan

dengan opamp dalam bentuk Sallen-Key dengan frekuensi cutoff 8.6 Hz. Kisaran tegangan

output

menggunakan

dapat

trimpot/VR

di-trim

dengan

pada

rangkaian

lunak

dilakukan

opamp. Pembuatan Piranti Lunak Pembuatan

piranti

dengan menggunakan Code Composer Studio untuk DSP dan CodeVision AVR untuk mikro kontroler. Modul dalam DSP yang digunakan adalah modul ADC, modul GPIO, dan modul PWM. Sedangkan modul yang digunakan dalam mikrokontroller adalah modul ADC, modul Timer, modul GPIO, dan modul PWM. Diagram alir program AVR dijital

Gambar 6. Diagram alir program AVR digital di dalam DSP Diagram alir program modul VS1 dan

di

modul pemonitor regulator sudut penyalaan di

dalam DSP ditunjukkan pada gambar 6.

dalam mikrokontroler ditunjukkan pada gambar

Variabel yang diinisialisasi adalah variabel

7. Main loop digunakan untuk mengirim sinyal

untuk hasil pembacaan ADC, siklus tugas

fault dengan memeriksa dua flag yaitu deficient

modul PWM, kondisi logika input/output, dan

dan too long. Program Voltage Setter (1)

variabel untuk penghitungan algoritma kontrol

dijalankan pada timer1_ovf_isr() setiap 21.8


68

ms.

Program FARMON dijalankan pada

dipisah menjadi FAR_uvw dan FAR_xyz.

timer2_comp_isr() setiap 33.3 μs. Operator

menaikkan

dimasukkan ke dalam FAR_buff, kemudian

nilai

tegangan

Semua variabel diset pada mode static,

referensi dengan cara menekan secara terus

sehingga

menerus tombol “RAISE”, dan menurunkan

pemanggilan

nilai tegangan referensi dengan cara menekan

dijalankan setiap Timer/Counter2 Compare

secara terus menerus tombol “LOWER”. Ada 3

Interrupt. Di sini dipakai prescaler 8 dan

kondisi yang diproses di dalam software yaitu:

OCR2 = 49, sehingga interrupt terjadi setiap

(1) jika “RAISE” ditekan dan sebelumnya

33.3ms .

“LOWER” tidak ditekan, maka naikkan nilai 68

nilainya

dipertahankan

ISR

Spesifikasi

berikutnya.

sinyal

untuk Program

regulator

sudut

tegangan referensi, (2) jika “LOWER” ditekan

penyalaan bila

dan sebelumnya “RAISE” tidak ditekan maka

interrupt

turunkan nilai tegangan referensi, (3) jika

count_xyz) ditunjukkan pada Tabel 1. Pada

“RAISE” dan “LOWER” tidak ditekan maka

program pemonitor regulator sudut penyalaan

nilai

tegangan

terjadi

(count_uvw

dan

tetap.

Tegangan

ada dua parameter (konstanta) yang digunakan

setiap

174.4ms

yaitu def dan too. def menyatakan jarak antar

menggunakan

pulsa maksimum agar tidak fault, sedangkan

Timer/Counter0 over flow interrupt. Sinyal

too menyatakan panjang pulsa maksimum agar

keluaran VS1 berupa PWM yang diubah

tidak fault. Kedua parameter ini dinyatakan

menjadi sinyal analog oleh pengkondisi sinyal

dalam

DAC.

pengujian sesuai dengan input dari rangkaian

referensi (5,734Hz)

referensi

yang

dinyatakan dalam jumlah

diperbaharui dengan

counts

dan

di-trim

pada

bagian

Program untuk pemonitor regulator sudut

pemonitor. Dari hasil pengujian penalaan

penyalaan memeriksa masukan urutan pulsa

diperoleh nilai rancangan sebagai berikut: def =

UVW dan XYZ masing-masing dalam dua IF

117 = 3896.1 μs = 70°; too = 25 = 832.5 μs =

yang saling bebas. Pertama-tama nilai PIN

15°.

Gambar 7. Diagram alir VS1 dan pemonitor regulator sudut penyalaan


69

Tabel 1. Spesifikasi sinyal regulator sudut penyalaan Spesifikasi

Fase

Pada f=50 Hz

Dengan resolusi 33.3μs

Jarak antar pulsa

60°

3.33ms

100 count

Lebar pulsa minimum

10°

555.6μs

17 count

Lebar pulsa maksimum

15°

833.3μs

25 count

bertujuan untuk mengecek fungsi semua modul

Hasil Rancang Bangun Pada gambar 8 ditunjukkan photo PCB

rangkaian yang telah dirancang bangun. Pada

pengkondisi sinyal ADC (sebelah kiri) dan

makalah ini dilaporkan hasil eksperimen

pengkondisi sinyal DAC (sebelah kanan) yang

sebagai berikut:

telah buat.

a. Modul pengkondisi sinyal ADC. b. Modul pengkondisi sinuyal DAC. c. Modul VS1 (rangkaian pengeset tegangan referensi). d. Modul

pemonitor

regulator

sudut

penyalaan. Gambar 8. Pengkondisi sinyal ADC dan pengkondisi sinyal DAC yang telah dibuat Pada gambar 9 ditunjukkan photo PCB modul antar

muka

VS1

dan pemonitor

regulator sudut penyalaan yang telah dibuat.

Pengujian pengkondisi sinyal ADC pada sinyal

keluaran

pendeteksi

tegangan

ditunjukkan pada gambar 11. Dimana terlihat bahwa sinyal keluaran tidak menunjukkan adanya

riak

frekuensi

sinyal

AC

dan

mempunyai level tegangan sesuai dengan masukan DSP, yaitu sebesar 2,73V (kurang dari tegangan maksimum untuk ADC DSP sebesar 3V). Gambar 9. Modul VS1 dan pemonitor regulator sudut penyalaan yang telah dibuat

HASIL DAN PEMBAHASAN Pada gambar 10 ditunjukkan photo perangkat uji coba saat eksperimen dilakukan. Di

bawah

ini

ditunjukkan

hasil-hasil

eksperimen dan pembahasannya. Pada semua gambar hasil eksperimen, sumbu horisontal menunjukan

waktu

dan

sumbu

vertikal

menunjukkan sinyal pengukuran. Eksperimen

Gambar 10. Perangkat eksperimen


70

x=79,77ms,o=7929µs,xo=-71,84ms o

V 20

x

16 12

menggunakan resistor 8 kΩ dan kapasitor 47nF.

8 4 0

V 10

-4

8 6

-8

4

-12

2 0

-16

-2

0

10

20

30

40

50 60 07Jul2010 10:49

70

80

90

-20 100 ms

-4 -6 -8

(a). Sinyal keluaran pendeteksi tegangan

0

1

2

3

4

5 07Jul2010 11:15

6

7

8

-10 10 ms

9

(a)Siklus tugas 0% V 5

x=79,77ms,o=7929µs,xo=-71,84ms o

x

4

x=297,7µs,o=197,4µs,xo=-100,3µs o

V 10

x

3

8 6

2

4

1

2 0

0

-2

-1

-4 -6

-2

-8

-3 0,1

0,2

0,3

0,4

-4 0

10

20

30

40

50 60 07Jul2010 10:50

70

80

90

-5 100 ms

0,5 0,6 07Jul2010 11:24

0,7

0,8

-10 1,0 ms

0,9

(b)Siklus tugas 25%

(b).Sinyal keluaran pengkondisi sinyal ADC

x=390,1µs,o=789,8µs,xo=399,6µs x

V 10

o

Gambar 11. Hasil eksperimen pengkondisi

8 6 4

sinyal ADC

2 0 -2 -4 -6

Hasil pengujian pengkondisi sinyal DAC

-8 0,1

0,2

0,3

0,4

ditunjukkan pada gambar 12 sampai dengan

0,5 0,6 07Jul2010 11:17

0,7

0,8

0,9

-10 1,0 ms

(c)Siklus tugas 50%

gambar 14. Pada gambar 12 ditunjukkan sinyal PWM masing-masing dengan nilai siklus tugas:

x=568,4µs,o=269,1µs,xo=-299,3µs o

V 10

x

(a)0%, (b)25%, (c)50%, (d)75%, dan (e)100%.

8 6 4

Pada gambar 13 ditunjukkan sinyal keluaran

2 0

pengkondisi sinyal DAC saat diberi masukan

-2 -4 -6

sinyal PWM masing-masing sesuai dengan

-8 0,1

0,2

gambar 12. Dari hasil ini disimpulan bahwa

0,3

0,4

0,5 0,6 07Jul2010 11:22

0,7

0,8

0,9

-10 1,0 ms

(d)Siklus tugas 75%

pengkondisi sinyal DAC berfungsi dengan baik. Pada gambar 14 ditunjukkan sinyal

V 10

keluaran saat siklus tugas PWM berubah-ubah

8 6 4

terhadap waktu. Frekuensi cut off penapis yang

2 0 -2

digunakan adalah 423 Hz, dibuat dengan

-4 -6 -8 0

1

2

3

4

5 07Jul2010 11:16

6

7

8

9

-10 10 ms


71

V 10

(e)Siklus tugas 100%

8 6

Gambar 12. Sinyal PWM dengan siklus tugas:

4 2

0%, 25%, 50%, 75% dan 100%.

0 -2 -4 -6 -8 V 10

0

1

2

3

4

5 07Jul2010 11:16

6

7

8

9

-10 10 ms

8

(e)Siklus tugas 100%

6 4 2 0 -2 -4 -6 -8 0

1

2

3

4

5 07Jul2010 11:13

6

7

8

9

Gambar 13. Keluaran pengkondisi sinyal DAC untuk PWM dengan siklus tugas: 0%, 25%,

-10 10 ms

50%, 75% dan 100%.

(a)Siklus tugas 0%

Uji coba di laboratorium terhadap modul VS1

x=568,4µs,o=269,1µs,xo=-299,3µs o

V 10

x

8 6 4

dilakukan

untuk

mengecek

fungsi

pengesetan oleh operator dari 0 sampai 30%. Pada gambar 15 ditunjukkan hasil uji coba

2 0 -2

laboratorium modul VS1 yang telah dibuat.

-4 -6 -8 0,1

0,2

0,3

0,4

0,5 0,6 07Jul2010 11:24

0,7

0,8

0,9

-10 1,0 ms

(b)Siklus tugas 25%

Nilai tegangan referensi diatur oleh operator dengan cara menekan tombol naik dan tombol turun serta tombol reset. Dari gambar ini dapat dilihat bahwa operator dapat menurunkan nilai

V 10

x=390,1µs,o=789,8µs,xo=399,6µs x

o

8

referensi sampai batas minimal 0 Volt dan

6 4 2 0 -2

dapat menaikkan nilai referensi sampai batas maksimal 2,73 Volt (setara 30%).

-4 -6 -8 0,1

0,2

0,3

0,4

0,5 0,6 07Jul2010 11:19

0,7

0,8

0,9

-10 1,0 ms

pengukuran

(c)Siklus tugas 50%

gambar

16 ditunjukkan hasil

sinyal

pada

regulator

sudut

penyalaan kanal U. Garis abu-abu adalah sinyal

x=390,1µs,o=789,8µs,xo=399,6µs x

Pada

V 10

o

8 6

kontrol, garis merah adalah sinyal gergaji, dan garis biru adalah pulsa keluaran. Pada gambar

4 2 0 -2 -4 -6 -8 0,1

0,2

0,3

0,4

0,5 0,6 07Jul2010 11:21

0,7

0,8

(d)Siklus tugas 75%

0,9

-10 1,0 ms

ini tercatat pulsa pertama menyala saat sudut 45 derajat listrik, lebar pulsa 15 derajat listrik, jarak antara pulsa pertama dan pulsa kedua 60 derajat, dan jarak antara pulsa pertama siklus pertama dan siklus berikutnya adalah 360 derajat listrik. Keluaran

regulator

sudut

penyalaan

sebanyak 6 kanal (U,V,W,X,Y,Z) secara paralel dikirim ke rangkaian trasnformer pulsa


72

dan ke modul pemonitor. Transformer pulsa

regulator sudut penyalaan dan mengeluarkan

menyalurkan pulsa penyalaan ke gerbang

sinyal peringatan jika terjadi ketidak normalan

thyristor pada masing-masing thyristor di

(misalnya ada pulsa yang terlalu lebar atau ada

jembatan thyristor. Modul pemonitor berfungsi

pulsa yang hilang).

memonitor pulsa yang dihasilkan oleh modul V 5

x=88,53ms,o=54,77ms,xo=-33,75ms o

x

4 3 2 1 0 -1 -2 -3 -4 0

20

40

60

80

100 120 16Jul2010 14:41

140

160

180

-5 200 ms

Gambar 14. Keluaran pengkondisi sinyal DAC dengan siklus tugas PWM bervariasi

Gambar 15. Keluaran modul VS1


73

Gambar 18. Deteksi pulsa terlalu panjang pada Gambar 16. Sinyal pada modul regulator sudut

modul pemonitor

penyalaan Pada gambar 17, 18, dan 19 ditunjukkan hasil eksperimen fungsi modul pemonitor yang telah dibuat. Pada gambar 17 ditunjukkan hasil eksperimen saat lebar pulsa yang dikeluarkan oleh modul regulator sudut penyalaan dalam kondisi normal. Garis merah menunjukkan pulsa keluaran modul regulator sudut penyalaan

Gambar 19. Deteksi pulsa hilang pada modul

dan garis biru menunjukkan status operasi

pemonitor.

dalam keadaan normal (high).

KESIMPULAN DAN SARAN Kesimpulan Dari hasil eksperimen pada penelitian ini diperoleh kesimpulan sebagai berikut: a. Modul pengkondisi sinyal ADC yang telah dirancang bangun dapat bekerja dengan Gambar 17. Deteksi pulsa normal pada modul

baik. Sinyal keluaran modul ADC tidak

pemonitor

menunjukkan adanya riak frekuensi sinyal

Pada

gambar

18

dan

gambar

19

ditunjukkan hasil eksperimen pulsa keluaran abnormal. Garis merah menunjukkan bentuk pulsa sedangkan garis biru menunjukkan status operasi. Pada gambar 18, saat pulsa terlalu panjang maka status berubah dari normal (high) menjadi abnormal (low). Sedangkan pada gambar 19, saat pulsa hilang (terlalu pendek) maka status berubah dari normal (high) menjadi ab-normal (low).

AC dan mempunyai level tegangan sebesar 2,73V yang sesuai dengan DSP (kurang dari tegangan maksimum untuk ADC DSP sebesar 3V) b. Modul pengkondisi sinyal DAC yang dicirikan oleh Low Pass Filter Sallen-Key orde 2 dengan nilai resistor 8 kΩ dan kapasitor 47nF mampu memproses sinyal keluaran

PWM

dari

modul

pengeset

tegangan di dalam mikrokontroler dengan


74

signal-of-interest berupa sinyal arus searah

Daya Mineral Nomor 3 Tahun 2007,

yang diperbaharui setiap 50Hz.

Jakarta, 29 Januari.

c. Modul antar muka pengeset tegangan

[2] Estiko Rijanto, 2009, Rancang Bangun

referensi dapat bekerja menaikan dan

Kontroler

menurunkan tegangan pada kisaran 0 V s.d.

Pembangkit Listrik Tenaga Air (PLTA)

2,73 V sesuai perintah operator.

dengan Generator Sinkron 3 Fasa Kapasitas

d. Modul pemonitor pulsa keluaran regulator sudut penyalaan dapat bekerja dengan baik

Tegangan

Analog

untuk

9MVA, jurnal INKOM, pp.72-85, Vol.3, No.1-2, ISSN: 1979-8059.

peringatan:

[3] Atmel Corporation, 2007, 8-bit AVR with

normal, pulsa terlalu panjang, dan pulsa

8K bytes In-System Programmable Flash,

terlalu pendek,

ATMega8/ATMega8L

dan

mengeluarkan

sinyal

sesuai spesifikasi: lebar

pulsa maksimum 15° dan jarak antar pulsa

Datasheet

rev.

2486S - 08/07. [4] Texas Instrument, 2009, “TMS320F28235,

maksimum 70°. Kesimpulan akhir makalah ini adalah

TMS320F28234, TMS320F28232 Digital

bahwa modul pengkondisi sinyal ADC dan

Signal Controllers (DSCs) Data Manual,

DAC yang dibuat memakai rangkaian analog,

Literature Number: SPRS439F, Texas

serta antar muka pengeset tegangan referensi

Instrument, www.ti.com, ( Diakses April).

operator dan modul pemonitor pulsa regulator sudut

penyalaan

yang

dibuat

memakai

mikrokontroler 8 bit dapat bekerja dengan baik.

[5] National Semiconductor, 2002, Op Amp Circuit Collection, National Semicondutor Application Note 31, September.

Oleh karena itu modul-modul yang telah dibuat

[6] David M. Alter, 2008, Using PWM Output

tersebut dapat digunakan untuk rancang bangun

as a Digital-to-Analog Converter on

kontroler tegangan dijital berbasis DSP yang

TMS320F280x Digital Signal Controller,

dipakai pada PLTA sesuai tujuan penelitian ini.

Texas

Instruments

Application Report

SPRAA88A, September. Saran Disarankan agar hasil ini diaplikasikan pada pembuatan kontroler tegangan dijital berbasis DSP untuk PLTA yang menjadi tujuan penelitian ini. DAFTAR ACUAN [1] Menteri Energi dan Sumber Daya Mineral Republik Indonesia, 2007, Aturan Jaringan Sistem Tenaga Listrik Jawa-Madura-Bali, Peraturan Menteri Energi dan Sumber

[7] Thomas Kugelstadt, Active Filter Design Technique, Texas Instruments Literature Number SLOA088.

RANCANG BANGUN MODUL PENGKONDISI SINYAL & ANTAR MUKA UNTUK KONTROLER TEGANGAN DIJITAL PADA PEMBANGKIT LISTRIK TENAGA AIR (PLTA)

Recommend Documents