PENDAHULUAN SISTEM DIGITAL

[INTRODUCTION] BAB I

PENDAHULUAN SISTEM DIGITAL a. Representation of Logic Function Sejarah sampai terbentuknya Logic function Pada awalnya saat ingin membuat suatu rangkaian, komponen-komponen yang ada harus dirangkai, kemudian berkembang dapat merangkai melalui software baik secara schematic atau dengan mendiskripsikan fungsi atau bahasa pemrogaman seperti Hardware Description Languages (HDLs), kemudian muncul fungsi yang dapat digunakan menggambarkan rangkaian dalam elektronika digital atau system digital.

Contoh pada rangkaian full adder pada gambar 1.1, terlihat cukutp rumit untuk dipelajari, sehingga dengan adanya fungsi dapat mempermudah dalam menyusun suatu rangkaian.

F = X + Y’.Z

Gambar 1.1 Rangkaian Full Adder Kompleksitas rancangan meningkat pesat sehingga Desain manual ditinggalkan Harapannya dapat, membantu dalam mendesain system digital dari yang paling


sederhana hingga yang paling kompleks dengan bantuan fungsi, sehingga dapat meminimalkan biaya, dan membantu dalam troubleshooting. Dapat membantu dalam mempermudah menyusun rangkaian elektronika yang selama ini harus menggambar rangkaian, sekarang dapat dilakukan cukup dengan menulis dengan representasi-representasi yang mudah untuk ditulis dan dirumuskan, sehingga memudahkan dalam mendesign suatu rangkaian. Rangkaian  design rangkaian  aljabar – dilihat dari sisi cost, Dari representasi switch  aljabar boolean. Didunia elektronika digital dikenal nilai binary yang artinya memiliki dua nilai, yaitu 1/0 , on/off , yes/no , true/false. Dimana dapat berarti dialiri listrik atau 5 volt sedangkan 0 berarti tidak ada aliran listrik atau 0 volt, dari sanalah awalnya berkembang rangkaian elektronika. Binary digits itu kemudian disingkat bits. Logical operator dasar dalam system digital adalah Logic function AND yang dinotasikan dengan dot ( . ) , OR yang dinotasikan dengan tanda tambah ( + ), dan NOT yang dinotasikan dengan tanda overbar ( ‾ ) atau tande petik tunggal ( ′ ) atau tanda ( ̴) sebelum variable.

Logic gate akan mengimplementasikan Logic function. Logical operator mengoperasikan nilai binary dan variable binary. Jadi logic function adalah suatu fungsi yang dapat mentransformasi rangkaian, yang disusun sedemikian rupa agar dapat menggambarkan rangkaian berdasarkan binary logical.

Contoh 1.1: Logic function  operator AND y = a.b dimana dibaca “y sama dengan a AND b”, operator OR y = a + b dimana dibaca “y sama dengan a OR b” karena nilainya akan berbeda dengan “y sama dengan a ditambah b”, operator NOT y = a’ dimana dibaca y sama dengan NOT Logic function ini sendiri dapat disusun dengan berbagai macam cara diantaranya :  Truth table Truth table adalah representasi dasar dari logic function, dimana berupa table yang berisi daftar nilai-nilai fungsi yang mungkin dapat diperoleh dari kombinasi nilai nilai input dan nilai outputnya. Pada n-variabel logic function memiliki truth table dengan 2n baris


Contoh 1.2 : truth table untuk logic operation dasar

Contoh 1.3 : Tabel 1.1. Persamaan Logic Function contoh 2

Dari tabel 1.1 diperoleh logic function nya adalah F = ab’c + abc’ + abc Contoh 1.4 : Tabel 1.2. Persaman Logic Function contoh 1

Dari tabel 1.2 diperoleh Logic function-nya F= X + Y’.Z


dari gambar 1.2, Diimplementasikan pada rangkaian sebagai berikut

Gambar 1.2. Implementasi Rangkaian tabel 1. Contoh 1.5: Tabel 1.3. Persamaan Logic Function contoh 3

Dari tabel 1.3 Maka diperoleh logic function nya • y = a’bc + ab’c + abc’ + abc • z = a’b’c + a’bc’ + ab’c’ + abc Implementasi pada rangkaian, terlihat pada gambar 1.3 :

Gambar 1.3 Implementasi rangkaian tabel 1.3


 Minterm list: on-set Minterm adalah representasi bentuk dari AND dari setiap variable yang ada. Misal ada 2 variabel X dan Y, bentuk minterm nya ada 4 macam yaitu X.Y ; X’.Y ; X.Y’ ; X’.Y’. Bila diambil dari persamaan truth table 1.3,contoh minterm dapat dilihat pada table 1.4 Pada Minterms : •  “1” berarti variabelnya “Not Complemented” •  “0” berarti variabelnya “Complemented”. Tabel kebenaran vs minterm pada tiap minterm berubah pada outputnya untuk tiap nilai kombinasi input yang pasti. Tabel 1.4. Tabel kebenaran dan bentuk mintermnya

Tabel 1.5. Tabel Kebenaran Output


Dari truth table 1.4, pada table 1.5 terlihat representasi minterm pada masingmasing input, sehingga diperoleh nilai fungsi minterm-nya adalah : 𝐹𝐴𝐵 = 𝑚 (10,11,13,15). Fungsi tersebut menunjukkan dimana fungsi bernilai 1, yaitu pada urutan binary ke 10, 11, 13, dan 15.  Maxterm list: off-set Maxterm adalah bentuk representasi OR dari setiap variable yang ada. Missal ada 2 variabel X dan Y, bentuk maxterm nya ada 4 macam, yaitu X+Y ; X’+Y ; X+Y’ ; X’+Y’. Bila diambil dari persamaan truth table, contoh maxterm dapat dilihat pada tabel 1.6. Pada Maxterm : •  “0” berarti variabelnya “Not Complemented” •  “1” berarti variabelnya “Complemented”. Dari truth table, pada table 1.6 maka nilai fungsi maxterm-nya adalah : 𝐹𝐴𝐵 = 𝑚 (0,1,2,3,4,5,6,7,8,9,12,14). Fungsi tersebut menunjukkan dimana fungsi bernilai 0, yaitu pada urutan binary ke 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 12, dan 14. Tiap maxterm turn off output untuk tiap kombinasi input yang pasti. Tabel 1.6. Tabel Kebenaran unyuk bentuk Maxtermnya

 Canonical sum (Sum of Product atau Sum of Minterm) Canonical sum atau biasa dikenal dengan sum of product atau sum of minterm. Canonical sum berisi penjumlahan semua minterm yang ada di truth table. Contoh 1.6 :


A = X’.Y’ + X.Y A = Z + X’.Y + X.W.Y’  Canonical product (product of sum atau product of maxterm) Canonical product atau biasa dikenal dengan product of sum atau product of maxterm. Canonical product berisi perkalian semua maxterm yang ada di truth table. Contoh 1.7: A = (X’+Y) . (X+Y’) A = Z’ . (X+Y) . (W+X+Y’) Sehingga dengan adanya Logic function ini diharapkan dapat mempermudah dalam mendesign rangkaian lebih mudah, dan mengurangi biaya. Dimana Logic function merupakan representasi paling sederhana dalam mendesign rangkaian elektronika digital. b. Waveform representation Waveform representation atau biasa disebut timing diagram merupakan cara untuk menggambarkan sistem digital melalui penggambaran sinyal input dan sinyal output yang dihasilkan dari fungsi seperti yang terlihat pada gambar 1.4 . Contoh 1.8 :

Gambar 1.4. Timing Diagram Pada keadaan nyata dikenal adanya delay. Delay adalah waktu atau keadaan dimana terjadi transisi antara nilai output sebelumnya ke nilai output


selanjutnya karena adanya perubahan nilai input seperti terlihat pada gambar 1.5 (a) dan (b) .

(a) (b) Gambar 1.5.Timing diagram delay pada gerbang logika

Gambar 1.6. Timing Diagram Half Adder Sehingga diperoleh nilai output yang menyimpang untuk beberapa saat, namun akan kembali ke nilai yang seharusnya, kejadian tersebut disebut glitch/hazard. Namun dalam mendesain system digital nilai delay dianggap nol.

c. Timing Hazards Hazard kondisi error sementara yang muncul pada output. Penyebabnya adalah waktu tunda propagasi gerbang atau waktu tunda RC Interconnect, karena adanya perubahan sinyal input. Ada 2 jenis hazard yaitu static hazard dan dinamic hazard.


Gambar 1.6. Timing Hazard 1. Static Hazard Static hazard atau glitch adalah perubahan sementara output dari keadaan yang seharusnya atau static state. Static hazard ada dua macam : a. Static 1 hazard = output berubah dari 1 ke 0 dan kembali lagi ke 1 b. Static 0 hazard = output berubah dari 0 ke 1 dan kembali lagi ke 0. 2. Dynamic Hazard Dynamic hazard atau bounce adalah output berubah beberapa kali selama satu kali perubahan state.. Dynamic hazard ada dua macam a. Dynamic 0 ke 1 hazard = output berubah dari 0 ke 1 ke 0 ke 1. b. Dynamic 1 ke 0 hazard = output berubah dari 1 ke 0 ke 1 ke 0.

d. Block diagram representation Block diagram representation merupakan cara lain dalam menggambarkan suatu system digital dengan menggunakan black boxes dengan hubungan input dan output. Block diagram lebih berfokus pada desain bagaimana menyusun pengkabelan, dan struktur susunan dari system digital seperti terlihat pada gambar 1.7 - 1.9. Contoh :


Gambar 1.7. Representasi Block Diagram Half adder : Sum

A

A

B

B

Sum

FA Cout

Cin

Cin

Cout

Gambar 1.8. Block Diagram Half Adder Full adder yang tersusun dari half adder : A A

Sum

HA

B B Carry

Sum A

Sum

HA B Carry

Cout

Cin

Gambar 1.9. Block Diagram Full Adder e. Penyajian fungsi dalam kubus dimensi N Fungsi juga dapat disajikan dalam bentuk n-kubus binary, atau kubus binary berdimensi N. Dimensi kubus bergantung pada jumlah variable dari fungsi, seperti yang ditunjukkan pada gambar … literal-literal dituliskan pada masing-


masing sudut kubus, dan dapat diganti dengan nilai binary-nya, seperti ab’c’ = 100. Sudut-sudut yang saling bersebelahan harus memiliki perbedaan hanya 1 nilai variable seperti terlihat pada gambar 1.10.

Gambar 1.10. Representasi Fungsi Logika dengan kubus berdimensi N Contoh 1.8 : Carilah persamaan SOP nya dari representasi kubus pada gambar 1.11. jawab: Maka diperoleh fungsi F = a’.b’.c’ + a’.b’.c + a.b’.c + abc + a.b.c’ F= a’.b’ + b’.c + a.c + a.b

Gambar 1.11. Representasi bentuk Kubus

Contoh 1.9 : Pada table 1.7 merupakan table kebenaran suatu rangkaian. Akan dicari representasi kubus dari table kebenaran dari masing-masing fungsi f1 dan f2 tersebut :


Tabel 1.7. Tabel rangkaian

Maka, dicari kemungkinan minterm-minterm yang dihasilkan, yaitu

Selanjutnya direpresentasikan pada kubus dimensi N, untuk masing-masing fungsi f1 dan f2, seperti terlihat pada gambar

Gambar 1.12. Representasi kubus dimensi N f. Rangkaian digital kombinasional dan sekuensial Rangkaian kombinasional merupakan rangkaian outputnya hanya bergantung pada inputnya sekarang, tidak bergantung pada keadaan (state) sistem. Oleh karena itu output = fungsi (input). Tidak memiliki feedback diantara input dan outputnya, output hanya fungsi dari input. Contoh : full adder  output (sum, carry out) = fungsi (A, B, carry in) A B Cin

Full Adder

Sum Cout

Gambar 1.13. Block Diagram Full Adder


Rangkaian sekuensial merupakan rangkaian yang outputnya bergantung pada inputnya sekarang dan keadaan (state) sistem sekarang. Oleh karena itu output = fungsi (state, input). Memiliki feedback atara input dan outputnya, sehingga terjadi overlap antara input dan output. Output bergantung pada input dan keadaan (state) system. Output atau keadaan (state) system yang sekarang merupakan funsi dari input dan state sebelumnya. Contoh flip-flop :

Gambar 1.14. Block Diagram Flip-Flop g. Combinational Circuit Analysis Fungsi logika suatu rangkaian dapat memiliki lebih dari satu macam kombinasi input. Analisis rangkaian kombinasional bertujuan untuk mengetahui karakteristik berbagai macam kombinasi input, dan dapat memanipulasi persamaan aljabar untuk menghasilkan struktur rangkaian yang berbeda untuk sebuah fungsi logika. Langkah-langkah untuk menganalisis suatu rangkaian kombinasional adalah : a. Dari sebuah rangkaian kombinasional dengan 2𝑛 𝑖𝑛𝑝𝑢𝑡, dapat dianalisis input dan output dari masing masing gerbang yang menyusun rangkaian. b. Selanjutnya membuat sebuah persamaan logika rangkaian dari hasil persamaan masing-masing gerbang-gerbang logika. Contoh : Rangkaian pada gambar 1.15, logic function yang diperoleh seperti yang ditunjukkan pada gambar 1.16


Gambar 15. Rangkaian Logika 1 Dari logic function standart tersebut dapat dicari kombinasi input yang lain, yaitu F = ((X + Y¢) × Z) + (X¢ × Y × Z¢) = (X × Z) + (Y¢ × Z) + (X¢ × Y × Z¢) Sehingga dapat diperoleh struktur rangkaian yang berbeda namun dengan fungsi dasar yang sama, seperti yang ditunjukkan pada gambar … Dimana rangkaian tersebut lebih cepat dari rangkaian sebelumnya, namun lebih mahal dari rangkaian sebelumnya.

Gambar 16. Rangkaian Logika Hasil Penyederhanaan Selain itu dapat diperoleh kombinasi input yang lain , seperti : 𝐹 = 𝑋 + 𝑌 ′ . 𝑍 + 𝑋 ′ . 𝑌. 𝑍 ′ = 𝑋 + 𝑌′ + 𝑋′ . 𝑋 + 𝑌′ + 𝑌 . 𝑋 + 𝑌′ + 𝑍′ . 𝑍 + 𝑋′ . 𝑍 + 𝑌 . 𝑍 + 𝑍′ = 𝐼. 𝐼. 𝑋 + 𝑌 ′ + 𝑍 . 𝑋 ′ + 𝑍 . 𝑌 + 𝑍 . 𝐼


= 𝑋 + 𝑌 ′ + 𝑍 . 𝑋 ′ + 𝑍 . (𝑌 + 𝑍) Sehingga dapat diperoleh struktur rangkaian yang berbeda namun dengan fungsi dasar yang sama, seperti yang ditunjukkan pada gambar 17.

Gambar 17. Variasi rangkaian logika Contoh : dari bentuk POS menjadi bentuk SOP  F = (X + Y)(X’ + Z) F = (X + Y)(X’ + Z)  bentuk POS = X X’ + XZ + X’Y + YZ = 0 + XZ + X’Y = XZ + X’Y  bentuk SOP Contoh : dari bentuk SOP menjadi bentuk POS  F = A + B’CD F = A + B’CD  bentuk SOP = (A + B’) (A + CD ) = (A + B’) (A + C) (A + D) = (A + B’) (A + C) (A + D)  bentuk POS h. Combinational Circuit Synthesis Dianalisis secara functionality, cost, dan performancenya Berbagai macam struktur rangkaian yang diperoleh dari logic function standart dipilih, untuk mendapatkan rangkaian yang paling sederhana fungsi, agar biayanya pun murah dan jumlah gerbang yang digunakan lebih sedikit, namun dengan performa yang maksimal. Contoh : Pada sebagian besar teknologi, gerbang inverting seperti NAND atau NOR dapat lebih cepat dibandingkan dengan gerbang non-inverting seperti AND atau OR. Karena itu pada rangkaian yang ditunjukkan gambar 17 dapat diubah dengan


menggunakan NAND,menjadi rangkaian seperti yang ditunjukkan pada gambar 18.

Gambar 18. Rangkaian menggunakan gerbang AND-OR dan NAND-NAND TUGAS 1. Membuatrangkaian multilevel gerbang NAND daripersamaan CD(B+C)A+(BC’ +DE’), (input berurutandarisebelahatasadalaha,b,c,d,e)

F = CD ( B + C ) A + ( BC’ + DE’ ) F = (ABCD + ACD) + (BC’ + DE’) F = ACD ( B + 1) + BC’ + DE’ F = ACD + BC’ + DE’


2. Membuatrangkaian multilevel persamaan w(x+y+z)+xyzkedalamgerbang NAND saja :(input secara berurutan dari atas adalah w,x,y,z)

3.Merubahrangkaianpadagambar 4.4 menjadirangkaian multilevel gerbangNAND (input berurutandariatasadalahd,c,b,adan output berurutandariatasadalahz,y,x,w) :


3. Membuatrangkaiandaripersamaanberikut, (berurutandariatas A,B,C,D) F(A, B, C, D) =∑(12, 4, 10, 12, 14, 2) d(A,B, C, D) =∑(10, 1, 5, 8) AB

CD Persamaan POS menjadi:

00 01 11 10

00 X X 0

01

11

X 0 0

0 0

10 X 0 0

(A+B’+C’).(B+C).D’

PENDAHULUAN SISTEM DIGITAL

Recommend Documents