33
TECHNe : Jurna/1/miah Elektroteknika
Kompiler Logika Sebagai Perangkat Lunak Pembantu Pemrogramman PLC Jenis CPM1 Vincent Suhartanto
Darmawan Utomo
Andy Nugroho Santoso
lntisari Penulisan program pada PLC jenis CPMl membutuhkan pengetahuan tentang ladder diagram dan mnemonik yang cukup panjang dan masih terdapat aturan-aturan yang cukup menyulitkan. Pada paper ini diusulkan teknik memprogram yang mirip dengan pemrograman IC keluarga PAL dengan keluaran berbentuk mnemonik yang cukup komprehensif sehingga diharapkan pemrogramman PLC jenis CPMl dapat lebih mudah direalisasikan. Hasil percobaan yang dilakukan pada setiap fungsi dengan rata-rata percobaan 4 sampai 5 kali dengan variasi persamaan masukan dan didapatkan basil secara keseluruhan dengan keberhasilan 98%.
datas
1
Latar Belakang
Kerja dari PLC tergantung dari program yang terdapat dalam memori PLC tersebut, sehingga harus diprogram sebelum digunakan untuk mengontrol sesuatu. Bentuk pemrogramman yang digunakan adalah sistem ladder atau dapat dengan langsung menuliskan bahasa program(mnemonik) yang digunakan PLC tersebut, namun sistem ladder maupun dengan mnemonik tersebut belum banyak dikenal sehingga untuk membentuk program baru atau apabila terdapat kesalahan dalam program akan kesulitan untuk memperbaikinya. Dalam perangkat lunak ini yang akan dibahas adalah PLC jenis CPMl keluaran Omron dimana untuk pemrogrammannya menggunakan perangkat lunak Syswin 3.0. Sebagai contoh terdapat rangkaian gerbang seperti Gambar 1. AND 00000 - f \ _ . 01000 OODD1-4_..r
00001 00002
00003 00004 00005
01001
AND
Gambar 1. Contoh Rangkaian Gerbang dengan dua keluaran Dengan menggunakan sistem ladder rangkaian gerbang diatas dapat dituliskan seperti pada Gambar2.
Vol1/1
TECHNe : Jumalllmiah Elelctroteknika
34
TEC
Jika ditul
Hasil masll G~mbar 2.
Penulisan Dengao Sistem Ladder
Dari Gambar 2 terlihat bahwa untuk gerbang AND dengan masukan 00000 dan 0000 I dengan keluaran 0 1000 dituliskan dengan rangkaian gam bar seperti pada Gam bar 2 bagian atas yaitu masukan 00000 dan 00001 diletakkan disampingnya dan keluaran diletakkan paling belakang. Demikian juga untuk rangkaian gerbang yang kedua, untuk gerbang OR dituliskan sejajar kebawah dan barus dibubungkan dengan garis vertikal. Rangkaian tersebut barus dituliskan dalam network-network seperti pada Gam bar 2 yang terlibat antara kedua rangkaian terdapat garis lurus yang menandakan pembatas antar network. Sedangkan dengan menggunakan mnemonik didapatkan basil sebagai berikut :
Network 1 :
LD 00000 AND 00001 OUT 01000
Network 2 :
LD 00001 OR 00002 AND 00003 LD 00004 AND 00005 ORLD OUT 01001
3 ]
I diagr
)
beru1 edito
Dengan menggunakan mnemonik juga barus dibatasi dengan network yang telah disediakan pada menu mnemonik dalam Syswin 3.0. Dari basil penulisan dengan sistem ladder maupun mnemonik seperti contob tersebut jika bentuk-bentuk gambar dan cara merangkainya belum banyak dikenal ditambah dengan aturan-aturan yang lain dari program maka akan kesulitan dalam perancangan program dan untuk penulisan program yang komplek akan sangat panjang dan tidak effisien.
menj1
2
3.1
Solusi yang ditawarkan
Dengan permasalahan yang dihadapi tersebut akan diberikan solusi yaitu akan dirancang sebuah perangkat lunak yang mempunyai masukan yang lebib familiar dan memudahkan dalam pemrogramman dan aturan-aturan pada Syswin akan secara otomatis direalisasikan. Perangkat lunak yang dibuat berbasis kompiler yang mempunyai masukan logika digital yang telab banyak digunakan dalam pemrograman IC keluarga Programmable Array Logic/Generic Array Logic dan akan mengbasilkan keluaran berupa mnemonik dari ladder dan gambar dari ladder tersebut dapat ditampilkan dengan Syswin 3.0 untuk diproses selanjutnya. Gambar 3 menunjukan proses dari masukan berupa equations dengan keluaran Mnemonik ladder.
Vol1/1
F
beru1 dilakJ
menB
meml
kesaL Theol state
karak
suatu untu• seba.B
35
TECHNe : Jurnalllmiah Elektroteknlka
Gambar Ladder
Eqoa&ns
·
Moo......U.
l
ke PLC
----1 Lopka c..npn.r 1-1-----+l.___s_yswut_'_l_J)_....J ------• Gam bar 3. Blok diagram sistem yang dirancang Jika rancangan Gambar 1 direalisasikan dengan kompiler ini maka persamaan logika yang dituliskan sebagai berikut: 01000 = 00000 * 00001
01001
= ((00001 + 00002) * 00003) +(00004*00005)
Hasil keluarannya sudah berbentuk network-network masukan dari Syswin.
3
mnemonik yang kompatibel dengan
Perancangan
Perangkat lunak yang akan dirancang berbasis compiler dan dapat dinyatakan dengan blok diagram di bawah ini : ilt
--+
~---------:~
Lexikal
:_~~~~~~~~:~
dengan
Error
Alat yang akan dibuat berupa suatu perangkat lunak dalam bahasa Delphi. Input dari sistem berupa persamaan logika digital yang mirip dengan penulisan di OPAL yang dituliskan dalam editor yang telah tersedia atau dengan load dari berkas *.txt. Persamaan akan masuk ke Leksikal dan akan diolah untuk menghasilkan keluaran yang berupa kode-kode yang sebagai masukan dari parser. Dalam parser kode-kode tersebut dilakukan pengecekan tata bahasa dan pengartiannya dengan bantuan tabel simbol untuk menghasilkan keluaran berupa tree address code. Selanjutnya tree address code akan diubah menjadi bahasa keluaran yang diinginkan melalui Object Code Generator.
3.1
Leksikal
Pada bagian leksikal ini akan dilakukan scanning dari persamaan yang dituliskan untuk membentuk kode-kode yang akan menjadi masukan untuk parser dan dapat melaporkan kesalahan. Bagian leksikal ini direalisasikan dengan Finite State Automata (FSA) dengan Graph Theory. Dalam perangkat ini FSA akan digunakan untuk membentuk token karena operasi satu state ke state lainnya dapat dipastikan., masukan berupa persamaan yang terdiri dari sederetan karakter (string) dibaca dalam FSA sampai pada acceptance state, maka satu lexemes untuk suatu token terbentuk dan selanjutnya disimpan ke dalam tabel simbol. Kemudian dilanjutkan untuk token-token berikutnya. Contoh state diagram untuk pembentukan token didefinisikan sebagai berikut ini :
Vol1/1
TECHNe : Jurna/1/miah Elektroteknika
36
TECI
~~~·~ 0
0,1111
0
0 •+---.:;..._---.-{ c
.. : Dalam bentuk state tab e I seperti. ben'kut tm Current INPUT state 0 1 A 8 A
B
c
c
D
D A
B D
c
3.2 Bila ada masukan string dan disusun dalam directed graph, maka dapat segera diketahui string tersebut diterima atau tidak
mput
directed graph 1
0
1
1
0
0
1. 101100-+ A-+ A-+ B-+ C-+ B-+ C--+@ Ace
0 0 0 0 2. 1DODO 1 -+ A -+ A -+ B -+ C -+ D -+ A -+ A
atas
1
terhal mene diana
struk1
Conte
J adi string I 0 1100 dapat diterima, sedangkan 100001 tidak diterima. Dengan menggunakan sistem FSA ini dapat membentuk token-token yang diinginkan. Salah satu realisasi sistem FSA untuk membentuk token identifier seperti gambar berikut ELSE
B
sesua
dari I benar
ALL CHAlACTER
Identifier yang dapat terbentuk dengan FSA tersebut hanya yang berjenis letter, digit ataupun letter lalu digit dengan bantuan buffer yang telah tersedia. State 1 diinisialisasi untuk starting state, state 2 digunakan untuk state letter dan pada state ini tidak akan menyimpan karakter yang ada hanya menampung karakter letter yang masuk, state 3 digunakan untuk state digit, di mana state ini juga hanya akan menampung karakter digit dan state 4 adalah acceptance state yang akan menyimpan karakter yang ada pada buffer, untuk karakter lainnya seharusnya tergabung dalam state 1, namun dalam contoh sederhana ini tergabung dalam else pada state 1. Dengan masukan karakter(string) maka akan dapat dipisahkan token identifier dan yang bukan identifier. Secara Iengkap blok diagram untuk analisa leksikal seperti Gambar 4.
Vol1/1
diimp dimm kalim digun
-
37
TECHNe : Jurnalllmiah Elektroteknika
MEMO
MEMO
MEMO
INPUT
OUTPUT
VAR
T ABEL SIIIIBOL r---------f¥EMO
Gam bar 4. Blok Diagra~ Analisa Leksikal 3.2 ·string
Parser
Pada bagian ini dilakukan parsing kode-kode basil keluaran dari leksikal. Parser terdiri atas dua bagian yaitu sintak dan semantik, analisa sintak lebih menekankan pada analisa terhadap susunan kalimat(Tata bahasa/Grammar) sedangkan untuk analisa semantik lebih menekankan pada arti kalimat misalnya operator yang dipakai operand tidak cocok. Kalimat dianalisa dengan menggunakan parse-tree, yaitu sebuah kalimat dibagi-bagi sesuai dengan struktumya dan disusun dalam bentuk "pohon". Contoh untuk bahasa pemrogramman : a
*b + c <expression>
/1~
<expression>
/
Salah
+
<expression>
~
<expression>
<expression>
l
1
a
1c
b
Bentuknya sesuai dengan Grammar yang diinginkan, sehingga hila kalimat masukan tidak sesuai dengan grammar maka akan memberikan peringatan kesalahan/error. Apabila grammar dari masukan benar selanjutnya akan diuji dengan semantik apakah arti dari kalimat tersebut benar atau tidak, jika tidak akan mengeluarkan peringatan kesalahan/error. Untuk parser ini diimplementasikan dengan menggunakan LALR Parser, yaitu dengan bantuan tabel LALR dimana setiap token dari kalimat masukan akan diuji dengan bantuan stack dimulai dari awal kalimat. Digunakan LALR parser ini karena dapat langsung terbentuk tree. Tata bahasa yang digunakan
0. Z --~> E 1. E-+E*E 2. E -+ E+E 3. E --~> (E) 4. E -+ /M
5. E
--~>
M
6. M --~> id
bukan
Vol1/1
TECHNe : Jurna/1/miah Elektroteknika
38
Mempunyai tabel berikut ini : id
0 1
s5
2
sS s5
• sl5
5 15
7 8 9
r4
10 11 12
r4
rl r2 r2 r3 r3 r1
+
I
(
s3
s2
s3
s2
)
s7
$
E
M
1
4
B
4
Ac:c 9
rS ri5 ri5 s5 sS sl5
4
Ace
Mela
State
3
TECI
r5 r6
s7 r4 rl r2 r3
r5 ri5
r5
r6
r6
s3 s3
s2
10
4
s2
11
4
r4
r4
r1 r2 r3
r1 r2 r3
s12 r4 r1 r2 r3
r6
Deng
apabi
r4
inten
r1 r2 r3
3.3
untuk acceptance
Blank untuk error Beberapa fungsi khusus tidak bisa langsung ditranslasikan tetapi melewati tahap pengecekkan sesuai dengan blok diagram Gambar 5.
yang sederl GeneJ meng dapat
three buffel
6. Main Program Par.ser
BNF_cek
But
But
Buf But
Bur
Gam bar 5. Blok Diagram Fungsi Khusus Hal-hal yang perlu diperiksa meliputi keseluruhan parameternya. Jika benar maka persamaan yang terdapat dalam fungsi tersebut akan diambil untuk diperiksa dengan LALR Parser. Jika salah akan dibangkitkan pesan kesalahan. Semantik dibangun bersamaan dengan penerapan intermediate code dari notasi yang telah lolos tahap leksikal dan grammar untuk diterjemahkan sementara. Sistem tersebut diimplementasikan dengan menggunakan Syntac tree karena dengan LR Parser akan terbentuk tree. Sebagai contoh masukan id*id+id$ terbentuk dari 00000*00001 +00002.
Vol1/1
39
TECHNe : Jurna/1/mlah Elektroteknika
Melalui LR Parser, setiap ID akan langsung diganti dengan isinya sehingga basil akhimya :
-
M 00000 El - - M
M 00001 E2 ---+ M E3 E3
---
Et• E2 00000 .. 00001
M 00002 E4 - . M E S - E3+E4 ES . _ E3 + DDDD2 ES 00000 "' 00001 + 00002
Dengan mengisi ID dengan nilai sebenamya dapat digunakan untuk mendeteksi kesalahan apabila muncul ketidaksesuaian dengan operand tersebut. Hasil keluaran .ini berbentuk intermediate code-nya yaitu :
E3 E5 3.3
00000 * 00001 = E3 + 00002
=
Object Code Generation
Bagian ini yaitu untuk membentuk dari intermediate code menjadi kode mesin sesuai yang diinginkan. Dikarenakan untuk PCL jenis CPMl mempunyai struktur bahasa yang sederhana dan khusus sehingga untuk sistem ini diimplementasikan dengan cara Blind Generation. Metoda Blind Generation ini tidak memperhatikan pemilihan register dan tidak mengenal pertarnbahan nilai sehingga dengan metoda ini untuk struktur bahasa yang sederhana dapat dengan lebih cepat diperoleh keluarannya. Hasil dari Intermediate Code adalah berbentuk three code yang tersimpan dalam buffer-buffer sehingga pada object code ini isi dari bufferbuffer tersebut akan dianalisa dan dibentuk keluarannya, realisasinya dapat dilihat pada Gambar
6.
. Jika
Tulis 'NOT' pada Output
Y
telah tersebut ...____-1
Tulis Data pada Output
LD-0
LD= 1
KRNG_BK=l
KRNG_BK=l
Gam bar 6. Bagan Kerja Dari Object Code Generation
Vol1/1
TECHNe : Jurna/1/miah Elektroteknika
40
TEl
Pada bagan kerja tersebut terdapat beberapa variabel yaitu NOT1, NOT2, KRNG_BK, LD. V ariabel tersebut digunakan untuk memberikan perintah-perintah LD, NOT, AND NOT ataupun OR NOT. Jadi dalam buffer tersebut telah tersimpan data-data tentang variabel tersebut sehingga pengerjaan sesuai dengan bagan kerja pada Gambar 6.
4
Contoh Hasil Percobaan Diberikan contoh permasalahan seperti pada Gam bar 7. AND
00001 00002
KEEP L----1
start
00003---1 r-----1 reset
00004 00005
01012
OR AND
01012 -r'\______ 01000 []0006-u
Gam bar 7. Contoh Permasalahan Pada Gambar 7 merupakan contoh permasalahan yang menggabungkan persamaan logika dengan fungsi khusus. Fungsi yang digunakan adalah KEEP, fungsi ini berfungsi untuk memberikan kondisi '1' atau '0' pada alamat yang diinginkan. Dalam contoh di atas alamat yang akan di-set kondisinya adalah 01012 dan kondisi pada start dan reset bergantung pada gerbang logika. Lalu 01012 bersama dengan 00006 akan memicu keluaran 01000.
kol
Dalam percobaan Kompiler Logika ini diberikan masukan yang setara dengan contoh permasalahan Gambar 7. Oleh karena dalam contoh menggunakan fungsi dari PLC yaitu KEEP, maka untuk penulisan program dalam Kompiler Logika ini menggunakan beberapa parameter tambahan selain penulisan persamaan dengan bentuk sum of product (SOP). Parameter yang digunakan untuk fungsi KEEP adalah : KEP(
)=(,)
Persamaan start menggunakan bentuk SOP yaitu (00001*00002) +00003 dengan '*' mewakili gerbang AND dan '+' mewakili gerbang OR. Persamaan untuk reset adalah 00004+00005, lalu persamaan berikutnya adalah 01000=01012+00006 dengan 01000 sebagai keluarannya dan 0 l 012 + 0 0 0 0 6 sebagai persamaan masukannya, sehingga secara lengkap dapat ditulis sebagai KEP(01012)=((00001*00002)+00003,00004+00005) 01000
=01012+00006
Bila terdapat persamaan lagi maka tinggal dituliskan berurutan dibawahnya tanpa dibatasi aturan network seperti pada Syswin. Setelah Logika Compiler dijalankan maka akan menghasilkan keluaran berupa mnemonik yang ditampilkan pada kolom result pada Gambar 8 dan persamaan masukannya terdapat pada kolom equations.
Vo11l1
m€
yw
ter pu da
-
TECHNe : Jurna/1/miah Elektroteknika
41
BK, t.D.
ataupun terse but
Gam bar 8. Hasil persamaan masukan setelab dikompilasi Masukan yang sama juga dicoba dengan menggunakan inisialisasi variabel pada kolomkolom telah disediakan Gambar 9.
adalah 01000
secara
Gam bar 9. Hasil dengan menggunakan variabel Dari Gambar 9 dapat dilihat bahwa baik penulisan secara langsung dengan alamat-alamat memorinya maupun dengan menggunakan variabel dapat menghasilkan keluaran mnemonik yang sama. Untuk melihat hasil keluarannya dalam bentuk ladder, maka hasil mnemonik tersebut harus disimpan dengan pada berkas *.pmf dengan save result yang ada pada pulldown menu File yang pada contoh ini akan disimpan dengan berkas CONTOH_P.pmf dan di-load pada Syswin dan menampilkan ladder seperti pada Gam bar 10.
Vol1/1
42
TECHNe : Jurna/1/miah Elektroteknika
TE
5
dike luna herb
6 1. 2.
3. 4.
Gam bar 10. Hasil Load bcrkas CONTOH_P.pmf Hasil pada Gam bar 10 ini dapat dibandingkan dengan dengan persamaan masukan yang hanya dua baris hasilnya sama dengan persamaan dengan menggunakan ladder dan penulisan persamaan masukan tersebut tidak perlu dibagi atas network-network tetapi tinggal dituliskan sejajar ke bawah saja dan saat disimpan pada berkas *.pmf secara otomatis Kompiler Logika menyusun mnemonik yang dihasilkan sesuai dengan format berkas *.pmf sehingga dapat langsung ditampilkan dalam perangkat lunak Syswin dan telah terbagi-bagi dalam networknetwork. Percobaan pada Gambar 9 yaitu dengan menggunakan inisialisasi variabel sebagai pengganti alamat-alamat yang digunakan, jadi dengan menggunakan sistem ini maka jika ada alamat yang sama tinggal dituliskan variabelnya saja sehingga penulisan untuk persamaan masukannya akan lebih singkat dan mengurangi kesalahan untuk penulisan alamatnya, setelah dikompilasi hasil mnemoniknya sama dengan hasil pada Gambar 7. Beberapa percobaan telah dilakukan dan hasil akhirnya seperti pada Tabel 1. Uji pada basic instruction KEEP pada percobaan ini belum berhasil direalisasikan karena ada masalah dengan kompiler Delphi versi 3. Masalah ini sudah diatasi dengan mengganti KEEP dengan KEP saat menulis instruksi format SOP. Selanjutnya mnemonik yang dihasilkan akan tetap muncul KEEP. Tabel 1. Kelompok instruksi, pcngujian dan basil uji. A
B
c
UJI P!:RSAMAAN DASAR DAN KDMBlNASlNYA 1. P!:llSAMAAN DENGAN '+' DAN '*' 2. P!:RSAMAAN DENGAN '(' DAN 'Y 3. ICOMBINASI"+', •••. X' DAN')' UJI PENGGUNAAN f1JNG511CHUSUS 1. BASIC INSTRUCTIONS 2. DATA INSTRUCTIONS 3. MATHS INSTRUCTIONS ~. LOGIC INSTRUCTIONS S. SYSTEM INSTIUJCTIONS UJI URUTAN f1JNG51 YANGBERPASANGAN I. JMP DAN JME 2.1LDAN ILC 3. SNJIT DAN ST!:P ~. SBS, SBN DAN R!:T
BAJIYAKHYA PBilCDBMJI ?0 KA.LI 50 KA.LI 35 KA.LI
61 KALI lZO KALI
56 KALI ZO KALI lZ KALI
IIASIL lOll"/. BERHASIL 100% BERHASIL 100".4 B!:RHASIL 9lV. BERHASIL 100% BERHASIL 100% B!:RHASIL 100% BERHASIL 100% BERHASIL
100% BERHASIL I 00'.4 BERHASIL 100'/. B[RHASIL 100% BERHASIL
D. UJI PEMBATASAN DAN PEMBAGIAN ALAMAT 1. 1/0 BIT DAN 110 WORD 2. SRBIT DAM SR WORD 3. AR BIT DAN AR WORD 4.1!RBIT DAN IIR WORD 5. LRBIT DAN LR WORD 6 DMWORD 7.TCNUMBER E . UJI IWMBINASIINSTRUKSI DASAR DAN f1JNGSl
Vol1/1
I 00% BERHASIL I 00% B!:RHASIL 100'/. BERHASIL I 00% B!:RHASlL 100'/. BERHASIL I 00% B!:RHASIL IOO'A B!:RHASIL 100% BERHASIL
TECHNe : Jurna/1/miah Elektroteknika
5
43
Kesimpulan dan kerja lanjutan
Kompiler logika ini telah berhasil direalisasikan untuk keseluruhan kelompok instruksi yang dikenal oleh CPM1 buatan Omron. Kerja selanjutnya adalah menambah kemampuan perangkat lunak ini dengan kumpulan library jenis PLC dari tipe yang berbeda juga dengan vendor yang berbeda.
6
Daftar Pustaka 1. Omron, Programmable Controller, Programming Manual, Januari, 1997. 2. Omron, CPMJ; Training Manual, Januari, 1997. 3. T. W. Parsons, Introduction To Compiler Construction; New York, 1992. 4. J. Matcho and D.R. Faulkner, Edisi Khusus Panduan Penggunaan Delphi, 1997.
Vol1/1
