21- Západočeská univerzita v Plzni

Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM

Nevolatilní pamˇeti

Poˇcítaˇcové systémy Vnitˇrní pamˇeti

Miroslav Flídr

Poˇcítaˇcové systémy LS 2006

-1/21-

Západoˇceská univerzita v Plzni

Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Hierarchire pamˇetí

Miroslav Flídr


-2/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Dˇelení vnitˇrních pamˇetí Dˇelení pamˇetí podle r˚uzných kritérií: â výrobní technologie (bipolární × unipolární tranzistory) â provozní režim (SRAM, DRAM) â zp˚usob práce s daty (pouze cˇ tení × zápis/ˇctení, náhodný × sekvenˇcní) â závislost na napájecím napˇetí í volatilní - ztrácejí obsah pˇri odpojení napájení í nevolatilní - uchovávají obsah i bez napájení Typ pamˇeti Random Access Memory (RAM) Read Only Memory (ROM) Programable Memory (PROM) Erasable PROM (EPROM) Electricaly erasable PROM (EEPROM) Flash pamˇet’

Miroslav Flídr

Kategorie zápis i cˇ tení

Výmaz elektricky po bytech

pouze cˇ tení

není možný

pˇrevážnˇe cˇ tení

UV záˇrením po cˇ ipech elektricky po bytech elektricky po blocích


-3/21-

Zápis elektricky maskou elektricky

Stálost volatilní

nevolatilní


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Obecná pamˇet’ Obecné rozhranní pamˇeti â adresní vodiˇce - slouží k výbˇeru pozice pamˇet’ové buˇnky v pamˇet’ovém cˇ ipu a urcˇ ují adresní prostor, kam je cˇ ip mapován â datové vodiˇce - urˇcené k pˇrenosu dat z/do pamˇet’ového cˇ ipu â výbˇerové vodiˇce - povolují cˇ innost pamˇet’ového cˇ ipu (CS, CE) â rˇ ídicí vodiˇce - rˇídí režim práce s pamˇetí (tj. zda probíhá cˇ tení OE nebo zápis WE) Obecná struktura pamˇeti â organizace do matic pamˇet’ových bunˇek â pamˇet’ové buˇnky se projevují dvˇema stavy reprezentující binární hodnoty 0, 1 Miroslav Flídr


-4/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Logické obvody

Základní stavební prvky logických obvod˚u Prvky sestavené z bipolárních tranzistor˚u +VCC +VCC +VCC Vout V1

Collector

Vout

Vout Vin

V2

V1

V2

Emitter

Base

invertor (a)

NAND (b) brána

NOR (c) brána

Symboly a chování základních typ˚u bran NOT A

X

A

NAND X

B A 0 1

(a)

Miroslav Flídr

X 1 0

NOR

A

X

B A 0 0 1 1

B 0 1 0 1 (b)

X 1 1 1 0

AND

A

X

B A 0 0 1 1

B 0 1 0 1 (c)

X 1 0 0 0

OR

A

X

B A 0 0 1 1

B 0 1 0 1 (d)


X 0 0 0 1

A 0 0 1 1

B 0 1 0 1

X 0 1 1 1

A

A

B

XOR

0

0

0

0

1

1

1

0

1

A

1

1

0

B

B

(a)

(e)

-5/21A

(b)

A


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Pamˇet’ SRAM Základní vlastnosti pamˇeti SRAM â hlavní pˇredností je rychlost â nevýhodou je složitá pamˇet’ová buˇnka (4–6 tranzistor˚u) ⇒ vysoká cena â realizovány jako bistabilní klopný obvod â používány pro malé, rychlé pamˇeti (vyrovnávací pamˇeti, registry) â pamˇet’ové buˇnky uspoˇrádány do matice â rˇádková a sloupcová adresa buˇnky poskytnuta souˇcasnˇe Realizace jedné buˇnky pamˇeti SRAM klopným obvodem (11 tranzistor˚u) D Q

Q

Miroslav Flídr


-6/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


2-D organizace pamˇeti SRAM

Miroslav Flídr


-7/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Pˇríklad 4 x 3bitové pamˇeti (1-D organizace) Data in I2 I1 I0 Write gate

Word 0 select line

A1 A0

Word 1 select line

Word 2 select line

D Q

D Q

D Q

CK

CK

CK

D Q

D Q

D Q

CK

CK

CK

D Q

D Q

D Q

CK

CK

CK

D Q

D Q

D Q

CK

CK

CK

Word 0

Word 1

Word 2

Word 3

CS • RD CS O1

RD

O2 O3

OE

Miroslav Flídr

Output enable = CS • RD • OE


-8/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Vlastnosti pamˇeti DRAM

Pamˇet’ DRAM Srovnání se SRAM â pomalejší než SRAM â obecnˇe mají mnohem vˇetší kapacitu než SRAM â jednodušší struktura buˇnky â energeticky nároˇcnˇejší Základní vlastnosti DRAM pamˇeti â data uložena na kondenzátoru ⇒ nutno obnovovat náboj (refresh) â refresh provádˇen speciálním obvodem pamˇeti a navíc pˇri každém cˇ tení a zápisu â poˇcet adresních vodiˇcu˚ redukován dekompozicí na adresu rˇádku a sloupce v pamˇet’ové matici (ˇctených po sobˇe) â adresace kontrolována signály RAS (Row Addess Strobe) a CAS (Column Address Strobe) Miroslav Flídr


-9/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Vlastnosti pamˇeti DRAM

Struktura DRAM pamˇeti

Miroslav Flídr


-10/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Metody refreshe

RAS refresh â nejjednodušší a hojnˇe používaná metoda â provádí se postupné adresování rˇádku (aktivní jen signál RAS) â Pamˇet’ internˇe naˇcte data z jednoho ˇrádku a zesílí je (nedostanou se na výstup, protože není aktivován CAS) â nevýhodou, že je potˇreba externí logika, která postupnˇe generuje adresy ˇrádku

Miroslav Flídr


-11/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Metody refreshe

CAS-before-RAS refresh â nejvýznamnˇejší metoda refreshe â cˇ as od cˇ asu rˇadiˇc pamˇeti vygeneruje sekvenci, kdy CAS pˇredchází RAS signál â vnitˇrní cˇ ítaˇc urˇcuje adresu rˇádku â po každém cyklu je cˇ ítaˇc inkrementován

Miroslav Flídr


-12/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Metody refreshe

Skrytý refresh â nejelegantnˇejší ˇrešení, vlastní refresh je skryt za bˇežný cyklus cˇ tení â ponechána hodnota CAS signálu a pˇrepne se RAS signál â data cˇ tená bˇehem cyklu z˚ustávají platná i bˇehem refreshe â úspora cˇ asu, protože refresh cyklus je kratší než cyklus cˇ tení â cˇ ítaˇc adresy je souˇcástí pamˇeti â nemˇení-li se dostateˇcnˇe dlouho CAS, pak je možné provést více cykl˚u pˇrepínáním RAS

Miroslav Flídr


-13/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Základní typy pamˇetí

FPM a EDO DRAM Vlastnosti FPM (Fast page mode) DRAM â p˚uvodní forma DRAM â po pˇrivedení RAS signálu je naˇcten celý ˇrádek â v rˇádku se postupnˇe vybírá CAS signálem â urychlení díky vynechání výbˇeru ˇrádku â nibble mód - sekvenˇcní cˇ tení pˇri cˇ tyˇrech následujících CAS pulsech (adresa sloupce generována internˇe) Vlastnosti EDO (Extended data-out) DRAM â nová adresace pˇred dokonˇcením pˇrenosu dat â adresy sloupc˚u jsou vysílány rychleji po sobˇe â Single-cycle varianta - sekvenˇcní cˇ tení v jednom cyklu

Miroslav Flídr


-14/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM



SDRAM

SDRAM (Synchronous dynamic random access memory) â synchronizuje se k cˇ asovacímu signálu â signály RAS, CAS, WE a CS urˇcují rˇídící pˇríkaz (read, write, burst stop, . . . ) â cˇ innost rˇízena koneˇcným automatem na základˇe hodin â umožˇnuje pipelining â podporuje burst mód pˇri sekvenˇcním cˇ tení (najednou cˇ te 2-4 x 64bit˚u) â používá interleaving (pamˇet’ rozdˇelena do bank) â obsahují 10-ti bitový mode register urˇcující režim cˇ innosti

Miroslav Flídr


-15/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM



DDR SDRAM

DDR (Double data rate) SDRAM â pˇrenesení dvou bit˚u v jednom hodinovém taktu â délka burst cˇ tení musí být alespoˇn dvojnásobku šíˇrky datové sbˇernice, aby se projevilo zrychlení oproti SDRAM â DDR2 varianta ještˇe internˇe p˚uli frekvenci cˇ asovaˇce zjednodušení ˇrídicí protokol (napˇr. zrušen pˇríkaz burst stop) cˇ tení minimálnˇe 4 následujících slov â DDR3 varianta cˇ tení minimálnˇe 8 následujících slov nový pˇríkaz "burst chop" umožˇnující souˇcasné cˇ tení 4 slov

Miroslav Flídr


-16/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Pamˇet’ ROM â Obsah pamˇeti je urˇcen již pˇred výrobou - pamˇeti se vyrábˇejí „naprogramované“ ve velkých sériích â programování se provádí až v poslední fázi výroby pomocí masky Realizace pamˇeti ROM

Miroslav Flídr


-17/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Pamˇet’ PROM â obsah pamˇeti lze naprogramovat jen jednou â programování se provádí pr˚uchodem vhodným napˇetím po urˇcitou dobu v potˇrebné pamˇet’ové buˇnce â sestává a matice tavitelných propojek Realizace pamˇeti PROM

0

Miroslav Flídr


1

-18/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Pamˇeti EPROM, EEPROM â EPROM - pamˇet’ lze programovat vícekrát pˇred programováním je nutné vymazat UV záˇrením informace uchována nábojem na izolovaném hradlu tranzistoru â EEPROM - elektricky programovatelná a mazatelná pamˇet’; mazání probíhá pulsem opaˇcnou polaritou pulsu než programování Princip pamˇetí EPROM, EEPROM, Flash

Miroslav Flídr


-19/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Flash pamˇet’ Základní vlastnosti â specifický typ EEPROM â zápis a mazání po velkých blocích/sektorech â technologie NOR (možné adresovat pˇrímo buˇnku) x NAND SLC (Single-Level Cell ) x MLC (Multi-Level Cell) NOR technologie â každá buˇnka pamˇeti individuálnˇe adresovatelná â možnost zápisu po slovech â delší cˇ asy cˇ tení a zápisu â umožˇnuje náhodný pˇrístup a pˇrímé vykonávání kódu â programování metodou hot-elektron injection â výmaz tunelováním Miroslav Flídr


-20/21-


Pamˇeti

Pamˇet’ SRAM

Pamˇet’ DRAM


Flash pamˇet’ NAND technologie â menší buˇnky a spotˇreba a kratší cˇ asy cˇ tení a zápisu â programování i výmaz tunelováním â výhodné pro sekvenˇcní pˇrístup â vyžadují správu vadných blok˚u (bud’ v driveru nebo ˇrídicí logice) k prevenci tzv. „wear levelingu“ â už z výroby mohou mít chybné bloky (oznaˇcené) ⇒ nižší cena â snese více zápis˚u než NOR (cca. 1 mil.) â vyžaduje mechanismus korekce chyb (ECC) Typy organizace Flash pamˇeti - symetrické x asymetrické â Bulk erase Flash - cela pamˇet’ tvoˇrí jeden blok â Boot block Flash - dva druhy blok˚u (parametry, data) â FlashFile Flash - stejnˇe velké bloky (napˇr. po 128Kb) Miroslav Flídr


-21/21-


21- Západočeská univerzita v Plzni

Recommend Documents