9/19/2015
Tahun Akademik 2015/2016 Semester I
DIG1B3 – Konfigurasi Perangkat Keras Komputer Rangkaian Kombinasional Mohamad Dani (MHM) E-mail:
[email protected]
Hanya dipergunakan untuk kepentingan pengajaran di lingkungan Telkom Applied Science School
Pokok Bahasan:
Adder Subtractor Decoder Encoder
1
9/19/2015
Rangkaian Kombinasional Rangkaian kombinasional adalah rangkaian logika diman keluarannya hanya ditentukan oleh kombinasi nilai masukan-masukannya. Diagram Blok: I0
Y0
I1
Y1
I2
In-1
. . .
Rangkaian Logika Kombinasional
. . .
a. Complete I/O notation
Y2
In-1 – I0 n
Rangkaian Logika Kombinasional
Ym-1 – Y0 m
Ym-1 b. Abridged I/O notation
Prosedur Desain 1.
2. 3. 4. 5. 6.
Menentukan Spesifikasi Rangkaian Menentukan Algoritma Menentukan Tabel Kebenaran Menentukan Fungsi Keluaran Rangkaian Menentukan Diagram Logika Menguji Hasil Keluaran
2
9/19/2015
Desain Rangkaian Aritmatika Dasar: Half Adder) (1)
Operasi yang dilakukan : (a)
(c)
0 +0 0
0 +1 1
(b)
1 +0 1
(d)
1 +1 10
Carry Bit
Sum Bit
Desain Rangkaian Aritmatika Dasar: Half Adder) (2)
Penentuan Tabel Kebenaran (Prosedur 3) :
A
B
Carry
Sum
0 0 1 1
0 1 0 1
0 0 0 1
0 1 1 0
3
9/19/2015
Desain Rangkaian Aritmatika Dasar: (Half Adder) (3)
K-Map dari tabel kebenaran (Prosedur 4) : Sum
Carry B
0
1
0
0
0
1
0
1
A
1
0
0
1
1
1
0
Carry AB AB Carry A B
Sum = A . B
B
0
A
Hasil Realisasi Rangkaian Half Adder (Prosedur 5) : A B
Carry
Sum
Desain Rangkaian Aritmatika Dasar (Full Adder)(1)
Tabel Kebenaran Rangkaian Full Adder : A 0 0 0 0 1 1
B 0 0 1 1 0 0
Cin 0 1 0 1 0 1
1 1
1 1
0 1
Sum Cout 0 0 1 0 1 0 0 1 1 0 0 1 0 1
1 1
4
9/19/2015
Desain Rangkaian Aritmatika Dasar (Full Adder)(2)
K-Map dari Tabel Kebenaran : Sum
Cout
AB 00 Cin
AB 00
Cin
01
11
10
0
0
1
0
1
1
1
0
1
0
01
11
10
0
0
0
1
0
1
0
1
1
1
Cout AB ACin BCin
Sum A B Cin
Cout
A B Cin
Sum
Full Adder dgn 2 buah HA Cin HA
S
A
HA
Co
B
5
9/19/2015
4-bit Ripple-Carry Binary Adder
4 Bit Binary Adder disusun dari 4 buah Full Adder B3
A3
FA
C4
B2
C3
S3
A2
FA
B1
C2
S2
A1
FA
B0
C1
S1
A0
FA
C0
S0
Desain Rangkaian Aritmatika Dasar: Half Subtractor (1)
Operasi yang dilakukan : (a)
(c)
0 - 0 0 1 -0 1
(b)
Borrow Bit (d)
0 -1 11 1 -1 0
Sub Bit
Carry Bit
6
9/19/2015
Desain Rangkaian Aritmatika Dasar: Half Subtractor (2)
Penentuan Tabel Kebenaran (Prosedur 3) :
A
B
Sub
Borrow
0 0 1 1
0 1 0 1
0 1 1 0
0 1 0 0
Desain Rangkaian Aritmatika Dasar: Half Subtractor (3)
K-Map dari tabel kebenaran (Prosedur 4) :
Hasil Realisasi Rangkaian Half Subtractor (Prosedur 5) :
7
9/19/2015
Desain Rangkaian Aritmatika Dasar (Full Subtractor)(1)
Tabel Kebenaran Rangkaian Full Subtractor : A 0
B 0
Bin 0
0 0 0 1 1 1 1
0 1 1 0 0 1 1
1 0 1 0 1 0 1
Sub 0
1 1 0 1 0 0 1
Bout 0
1 1 1 0 0 0 1
Desain Rangkaian Aritmatika Dasar (Full Subtractor)(2)
K-Map dari Tabel Kebenaran :
8
9/19/2015
Desain Rangkaian Aritmatika Dasar (Full Subtractor)(3)
Realisasi Rangkaiannya:
4-bit Binary Subtractor
9
9/19/2015
Rangkaian Multiplexer 2 ke1(1)
Tabel Kebenaran : X1
X2
S
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
1
1
0
1
0
1
1
0
1
1
1
1
1
X1
X2
S
F
X1
X2
0
X1
X1
X2
1
X2
Bentuk Penyederhanaan
Bentuk Tabel Kebenaran Lengkap
Rangkaian Multiplexer 2 ke1(2)
K-Map dari Tabel Kebenaran : F
x1x2 00 S
01
11
10
0
0
0
1
1
1
0
1
1
0
F X1 S X 2S Realisasi dan Simbol Rangkaian : s
x1 f
x1
0
x2
1
f s x2
Rangkaian Multiplexer 2 ke 1
Simbol Multiplexer 2 ke 1
10
9/19/2015
BINARY DECODING Mengkonversi sebuah n-bit code ke dalam sebuah 1 (satu) output yang aktif (low/high) Rangkaiannya dapat dibentuk menggunakan AND atau OR gate. Jumlah masukan (input) < Jumlah Keluaran (Output) n input dan 2n output Hanya satu output yang aktif(low/high) dari banyak input yang diberikan
n inputs
2n outputs
Binary Decoder
1-to-2 Binary Decoder Tabel 1 to 2
A
Y0
Y1
Y0 A
0
1
0
1
0
1
1-to-2 Decoder
Y1
Rangkaian
11
9/19/2015
2-to-4 Binary Decoder Tabel Kebenaran: X Y 0 0 0 1 1 0 1 1
F0 1 0 0 0
F1 0 1 0 0
F2 F3 0 0 0 0 1 0 0 1
F0 X Y
2-to-4 Decoder
F1 F2 F3
• Dari tabel kebenaran 2 to 4 diperoleh persamaan : 2-variable minterm (X'Y', X'Y, XY' , XY)
Rangkaian 2-to-4 Binary Decoder F0 = X'Y' F1 = X'Y F2 = XY' F3 = XY
X
Y
12
9/19/2015
3-to-8 Binary Decoder Tabel Kebenaran x 0 0 0 0 1 1 1 1
y 0 0 1 1 0 0 1 1
z F0 F1 F2 F3 F4 F5 F6 F7 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1
F0 F1 X Y Z
3-to-8 Decoder
F2 F3 F4 F5 F6 F7
Rangkaian 3-to-8 Binary Decoder F0 = x'y'z' F1 = x'y'z F2 = x'yz' F3 = x'yz F4 = xy'z'
F5 = xy'z F6 = xyz' F7 = xyz
x
y
z
13
9/19/2015
Encoding Adalah proses kebalikan dari Decoding Bila sebuah Decoder mempunyai bit-bit output lebih sedikit dari bit- bit input, perangkat seperti itu biasanya disebut sebagai Encoder.
N Masukan
M Keluaran (M
ENCODER
Saluran Masukan > Saluran Keluaran
BINARY ENCODING
Mengkonversi 2n input dan dikeluarkan ke dalam bentuk n bit output Banyak digunakan untuk kompresi data. Dapat dibangun menggunakan AND atau OR Gate Jumlah masukan (input) > Jumlah Keluaran (Output)
2n input
. . .
Binary encoder
. . .
n output
14
9/19/2015
8-to-3 Binary Encoder Pada setiap (satu) waktu hanya ada 1 input line yang mempunyai nilai ‘1’. Tabel Kebenaran Inputs
I0 1 0 0 0 0 0 0 0
I1 0 1 0 0 0 0 0 0
I2 0 0 1 0 0 0 0 0
I3 0 0 0 1 0 0 0 0
I4 0 0 0 0 1 0 0 0
Outputs
I5 0 0 0 0 0 1 0 0
I6 0 0 0 0 0 0 1 0
I7 0 0 0 0 0 0 0 1
y2 0 0 0 0 1 1 1 1
y1 0 0 1 1 0 0 1 1
y0 0 1 0 1 0 1 0 1
Octal Input
0 1 2 3 4 5 6 7
LSB Y0 Y1 Y2
Binary output MSB
Blok Diagram Octal to Biner Encoder
29
Rangkaian 8-to-3 Binary Encoder
I0 I1
y2 = I4 + I5 + I6 + I7
I2 I3
y1 = I2 + I3 + I6 + I7
I4 I5 I6 I7
y0 = I1 + I3 + I5 + I7
15
9/19/2015
Berhenti di sini dulu ya, dilanjutkan di pertemuan selanjutnya!
16
