KRL

0030: M.A. Purwoadi dkk.

TR-16

PENGEMBANGAN MODULASI LEBAR PULSA DIJITAL UNTUK SISTIM KENDALI PROPULSI KERETA KRDE/KRL Michael Andreas Purwoadi1,∗ , Iyan Turyana 2), Siswayudi Azhari2 , Taufik Nashrullah2 , Dito Eka Cahya1 , Heru Taufiquorrahman1 , Junanto1 , Arga Lazuardi1 , dan Riza2 1

Balai Mesin Perkakas, Teknik Produksi dan Otomasi (MEPPO) 2 Pusat Teknologi Informasi dan Komunikasi (PTIK) 3 Pusat Teknologi Konservasi dan Konversi Energi (PTKKE) Badan Pengkajian dan Penerapan Teknologi (BPPT) Gd.Teknologi-2, Gedung 251, Puspiptek Serpong ∗

e-Mail: [email protected]

Disajikan 29-30 Nop 2012

ABSTRAK Kereta Rel Disel-Elektrik (KRDE) dan Kereta Rel Listrik (KRL) diproyeksikan menjadi tulang punggung sarana transportasi masal cepat (Mass Rapid Transportation/MRT) di daerah perkotaan. Sistim kendali propulsi KRL/KRDE adalah bagian dari teknologi yang harus selalu disesuaikan dengan trajek operasi kereta sehingga kemandirian terhadap teknologinya akan sangat penting guna kelancaran dan efisiensi biaya operasional. Dalam makalah ini disampaikan pengembangan generator PWM dijital yang akan meningkatkan reliabilitas dan kemudahan operasinya. Generator PWM terdiri dari counter dan dua matchregister yang dibandingkan nilainya untuk menetapkan saat turn-on dan turn-off relay semikonduktor pada inverter. Keluaran dari komparator dimasukkan ke dalam sirkit interlock untuk menghindari terjadinya hubungan pendek. Sirkit ini berfungsi dengan baik saat diuji dengan menggunakan strategi space-vector PWM dan saat diuji dengan electromagnetic immunity test. Kata Kunci: Modulasi lebar pulsa dijital, propulsi, space-vector, inverter

I.

PENDAHULUAN

Kereta Rel Disel Elektrik (KRDE) dan Kereta Rel Listrik (KRL) merupakan 2 tipe kereta yang diharapkan akan menjadi tulang punggung transportasi daerah perkotaan (urban). Dengan moda tranportasi masal cepat ini (Mass Rapid Transportation) diharapkan penggunaan kendaraan pribadi dapat dikurangi dan kemacetan di jalan yang memboroskan energi serta uang dapat dikurangi. Walaupun sebagian besar KRL masih diimpor dari Jepang, industri nasional sebenarnya telah mampu memproduksi KRDE maupun KRL sendiri. Mereka mampu mendisain dan memproduksi bagian mekanik seperti bogie, kabin penumpang serta mendisain serta mengintegrasikan sistim kelistrikan seperti penyejuk udara, lampu, propulsi. Akan tetapi, tingkat kandungan dalam negeri (TKDN) hanya berkisar 35-40% karena ternyata 60% harga kereta adalah harga sistim propulsi termasuk sistim kendalinya yang sebagian besar masih diimpor. Sistim kendali KRDE maupun KRL, yang harganya mencapai 6% dari harga kereta, harus dikonfigurasi sesuai dengan trayek operasinya. Konfigurasi

sistim kendali propulsi untuk melayani rute Jakarta – Depok – Bogor yang jarak antar stasiun lebih pendek, akan berbeda dengan konfigurasi sistim kendali untuk melayani Jakarta – Bekasi, atau Jakarta – Serpong. Untuk kemudahan operasi maka diinginkan bahwa konfigurasi sistim kendali ini dapat dilakukan oleh teknisi Indonesia sendiri sehingga akan lebih cepat dan lebih murah daripada mendatangkan teknisi asing dari pabrik pembuat sistim propulsi. Program yang dibiayai Kementrian Riset dan Teknologi ini bertujuan mengembangkan sistim kendali tersebut di atas agar dapat diproduksi di Indonesia dan, dengan demikian, dapat dikonfigurasi oleh teknisi Indonesia seperti keinginan industri kereta maupun operator kereta di atas. Makalah ini akan menjelaskan seba-gian dari sistim kendali tersebut yakni bagian generator modulasi lebar pulsa (PWM generator) yang dibuat seluruhnya dijital sehingga akan lebih tahan terhadap gangguan gelombang elektromaknetik yang dihasilkan oleh inverter kereta itu sendiri. Strategi space-vector PWM digunakan untuk mendapatkan tegangan motor induksi lebih tinggi dibandingkan strategi PWM lainnya dari

Prosiding InSINas 2012

0030: M.A. Purwoadi dkk. tegangan DC-Link yang sama.

II.

METODOLOGI

TR-17 pada G AMBAR 3. Dengan skema tersebut maka tegangan rata-rata < U > dapat dituliskan sebagai berikut:

A. Arsitektur Umum Sistim Propulsi Secara garis besar, arsitektur sistim propulsi KRDE/KRL adalah seperti terlihat dalam G AMBAR 1.

< U >=

t2 − t1 E E= ref T MAX

(1)

di mana : t1 adalah saat di mana T2 turn-on t1 adalah saat di mana T2 turn-off T adalah perioda komutasi ref adalah tegangan referensi MAX adalah tegangan maksimum sinyal segitiga E adalah tegangan DC-Link

G AMBAR 1: Arsitektur sistim propulsi

TECU berfungsi sebagai koordinator antara semua peralatan elektronika daya dalam sistim propulsi. Dengan masukkan torsi yang diinginkan oleh masinis, TECU akan memerintahkan terlebih dahulu enginealternator untuk menaikkan terlebih dahulu kapasitas produksi energinya sebelum memerin-tahkan motor induksi untuk menaikkan torsinya seperti keinginan masinis. TCU adalah pengendali torsi motor dengan masukkan torsi motor yang dikehendaki dan statevariables sistim propulsi yakni arus motor (Is), kecepatan putar motor (wm), tegangan DC-Link (Vdc-link) sedangkan keluarannya adalah sinyal PWM yang akan menentukan kondisi konduksi setiap relay semikonduktor inverter.

G AMBAR 3: Generator PWM klasik

Dengan strategi di atas, maka tegangan rata-rata pada beban < U > akan proporsional dengan tegangan ref. Demikianlah maka tegangan rata-rata antar fasa motor induksi setiap 1 perioda komutasi dapat diatur sesuai dengan besarnya nilai ref (Usref) yang dihasilkan oleh algoritma kendali melalui kombinasi status konduksi atau tidak-konduksi relay semikonduktor T1 dan T2. Untuk KRDE/KRL biasanya digunakan Insulated Gate Bipolar Transistor (IGBT) sebagai relay semikonduktor. Dalam skema di atas terlihat bahwa yang terpenting adalah penentuan waktu t1 dan t2 . B.

G AMBAR 2: Arsitektur TCU

Masukkan PWM generator adalah tegangan stator motor induksi yang diinginkan dihasilkan oleh inverter. Metoda pembuatan sinyal PWM yang klasik digunakan adalah dengan membandingkan sinyal analok referen-si dengan sinyal analok segitiga seperti terlihat

Modulasi Lebar Pulsa dijital Untuk mendapatkan saat t1 dan t2 , diusulkan menggunakan 2 match-register dan 1 resetable counter yang tersusun seperti dalam G AMBAR 4. Dalam makalah ini match-register-Ton disebut juga turn-on-register, dan match-register-Toff disebut juga turn-off-register. Match-register-Ton dan matchregister-Toff akan dibandingkan dengan counter yang nilainya bertam-bah setiap clock dari nilai terendah Nmin sampai nilai maksimum Nmax. Jika nilai counter lebih kecil dari nilai dalam match-register-Ton atau lebih besar dari nilai dalam match-register-Toff, maka keluaran dari sirkit ini adalah logika low (0). Jika nilai Prosiding InSINas 2012

0030: M.A. Purwoadi dkk.

TR-18

G AMBAR 4: Sirkit PWM generator

counter sama atau lebih besar match-register-Ton dan sama atau lebih kecil dari nilai dalam match-registerToff, maka keluaran dari sirkit ini adalah logika high (1). Keluaran dari sirkit ini dihubungkan sebagai masukkan dari IGBT driver. Hasil yang dicapai akan menyerupai sinyal dalam G AMBAR 5 berikut ini.

G AMBAR 6 memperlihatkan implemen-tasi PWM generator yang diusulkan dalam Field Programmable Gate Array (FPGA). FPGA dipilih karena kemampuannya melakukan 12 kompa-rasi secara paralel yang tidak dapat dilakukan oleh satu prosesor. Tambahan bufferregister digunakan untuk menerima data kapan saja sebe-lum awal perioda komutasi di mana data tersebut dimasukkan ke match-register untuk dibandingkan dengan counter. Register N, adalah nilai MAX counter sebelum direset ke 0. Multiplexer digunakan untuk membagi frekuensi clock FPGA yang biasanya sangat cepat 50–100 Mhz. Interlock adalah bagian yang memastikan bahwa relay semikon-duktor atas dan bawah tidak konduksi dalam waktu yang bersamaan untuk menghindari hubungan singkat pada sumber tegangan Vdc-link. Delay ini dinamakan ”dead-time”. Satu sirkit ini digunakan untuk mengendalikan satu IGBT, sehingga dibutuhkan 6 sirkit di atas dengan hanya 1 counter yang dipakai bersama

C.

Space-vector PWM Untuk mendapatkan 6 pasang nilai ton dan toff, sepasang untuk masing-masing IGBT, digunakan strategi space-vector PWM. Strategi ini digunakan karena tegangan sinus motor yang dihasilkan oleh inverter adalah terbesar untuk tegangan DC-Link yang tetap. G AMBAR 7 memperlihatkan konfigurasi inverter dan repre-sentasinya dalam bidang 2 dimensi

G AMBAR 5: Sinyal PWM

G AMBAR 7: Space-vector PWM

Dengan decomposisi vektor seperti terlihat pada G AMBAR 7 bahwa tegang-an referensi yang diinginkan

G AMBAR 6: Arsitektur generator PWM

Usref akan dapat dicapai dengan memilih konfigurasi (1,0,0) selama 2dt1 dan konfigurasi (1,1,0) selama 2dt2 seperti terlihat pada G AMBAR 8. Perhitungan 2dt1 dan 2dt2 untuk sektor tersebut adalah seperti di bawah ini : Prosiding InSINas 2012

0030: M.A. Purwoadi dkk.

TR-19 diperoleh sistim ini adalah 1 micro second. ”Deadtime” dikonfigurasi 1 micro second.

G AMBAR 9: Keluaran PWM generator G AMBAR 8: Diagram waktu yang direpresentasikan dengan spacevector

Vαref − 2dt1

=

2dt2

=

√ 1 8Vβref

VM

T

2 V √ βref 3 VM

(2) (3)

di mana Vαref

= U sref cos(θ)

(4)

Vβref

= U sref sin(θ)

(5)

VM tegangan maksimum pada konfigurasi (1,0,0) atau (0,1,0) atau (0,0,1). Jika dihitung antar fasa, maka Vm = VDC−Link

(6)

Apabila algoritma pengendalian menggunakan Field-Oriented Algorithm dengan tranformasi Park (αβ), maka keluaran dari hasil kalkulasi algoritma pengendalian adalah Vαref dan Vβref . Dengan demikian tidak perlu perhi-tungan trigonometri yang memakan banyak waktu prosesor. Jika inverter digunakan untuk mendapatkan tegangan harmonik dengan frekuensi konstant (statik inverter) maka nilai Vαref dan Vβref untuk setiap perioda komutasi dapat dimasukkan ke dalam look-up table untuk mengurangi komputasi yang diperlukan.

III.

HASIL DAN PEMBAHASAN

Untuk ujicoba ini, frekuensi komutasi inverter ditetapkan sebesar 250 Hz, atau perioda komutasi selama 4ms. Counter dikonfigurasi agar mencapai nilai maksimum 4000 dari nilai 1, sehingga resolusi waktu yang

Gambar di atas memperlihatkan kelu-aran PWM generator dalam digital analyzer. Baris pertama memperlihat-kan transfer data 8 bits yang terjadi. Barisbaris berikutnya memperlihatkan data bit per bit dar data tersebut. Baris ke-2 memperlihatkan sinyal IRQ di tengah-tengah perioda komutasi. Baris ke-3 adalah sinyal PWM untuk IGBT-1, baris ke-4 adalah sinyal PWM untuk IGBT-4 yang merupakan pasangan dari IGBT-1. Baris ke-5 adalah sinyal PWM untuk IGBT2, baris ke-6 adalah sinyal PWM untuk IGBT-5 yang merupakan pasangan IGBT-2. Baris ke-7 adalah sinyal PWM untuk IGBT-3. Pada ujicoba ini dimintakan tegangan antar fasa adalah 0,866 dari tegangan DC-Link, sehingga terlihat pulsa konduksi yang sangat ekstrem di mana rasio mendekati 100%. Dapat terlihat jika waktu konduksi yang dibutuhkan kurang dari 1 micro-second, maka IGBT akan tetap dalam kondisi non-konduktif. Hal ini akan mengurangi panas yang diproduksi oleh IGBT akibat komutasi. Pada gambar 8 terlihat tegangan keluaran inverter terhadap titik tengah DC-Link. Frekuensi tegangan harmonik pertama (fundamental) yang diminta adalah 50 Hz dari tegangan DC-Link 40Vdc. Terlihat bahwa tegangan yang dihasilkan sekitar 28 Vrms atau tegangan peak 39,60 Vdc atau kerugian tegangan hanya 1% dari tegangan ideal. Dengan demikian maksimal yang dapat dicapai adalah 85% jauh lebih tinggi dari pada tegangan 71% yang dihasilkan oleh PWM biasa. Selain pengujian fungsionalitas, prototipe juga diuji dengan electromag-netic immunity test (uji ketahanan terhadap gangguan gelombang elec-tromagnetic) yang dilakukan di PP-SMTP-LIPI Serpong. Pengujian dilakukan dengan menembakkan gelombang elektromaknetik Prosiding InSINas 2012

0030: M.A. Purwoadi dkk.

TR-20

G AMBAR 12: Prototipe dalam chamber untuk pengujian EMC G AMBAR 10: Tegangan keluaran inverter

G AMBAR 13: Tabel dan Curva Electromagnetic immunity test

han operasinya.

DAFTAR PUSTAKA

G AMBAR 11: Tegangan rms yang dikeluarkan inverter

dari frekuensi 150 Khz hingga 230 Mhz ke arah prototipe dengan besar medan 115 dB micro meter. Curva dalam gambar 11 memperlihatkan bahwa daya tahan sirkit digital ini hanya terpengaruh pada area frekuensi 80-110 Mhz di mana sinyal ”clock”, bus RAM berfungsi. Sedangkan di area frekuensi lainnya prototipe berjalan sesuai dengan fungsi yang diharapkan.

IV.

[1] Kazuyuki Takada, Hirakata, (1994), US Patents: Digital three-phase PWM Signal, Matsushita Electric Industrial Co. Ltd, Kadoma, Japan. [2] Yasuyuki Fujiwara, Kanagawa, US Patent: Pulse Signal Generator and Method of Generating Pulse Signal, (2010), NEC Electronics Corporation, Kawasaki, Japan. [3] Neacsu D.O., (2001), Space Vector Modulation – Introduction, IECON’01 27th Annual Conference of the IEEE Industrial Electronics Society, . [4] Chatelain J., (1983), Machines e´ lectriques, Dunod, ISBN Bordas 2-04-016912-1.

KESIMPULAN

Dalam makalah ini telah disampaikan metoda pembuatan modulasi lebar pulsa yang keseluruhannya dijital. Implementasinya dilakukan dalam FPGA dan digunakan bersama strategi space-vector PWM. Hasil pengujian menunjukkan bahwa modulasi dijital ini dapat berfungsi sebagaimana yang diharapkan, sama seperti modulator analok,akan tetapi dengan keuntungan – keuntungan dari sirkit dijital seperti ketahanan terhadap gangguan gelom-bang elektromaknetik dan kemudaProsiding InSINas 2012